JPH03236241A - 導電突起の形成方法 - Google Patents
導電突起の形成方法Info
- Publication number
- JPH03236241A JPH03236241A JP2033202A JP3320290A JPH03236241A JP H03236241 A JPH03236241 A JP H03236241A JP 2033202 A JP2033202 A JP 2033202A JP 3320290 A JP3320290 A JP 3320290A JP H03236241 A JPH03236241 A JP H03236241A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrodes
- conductor
- conductive protrusions
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims description 25
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 16
- 229920001721 polyimide Polymers 0.000 description 13
- 239000009719 polyimide resin Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
回路部品同士を接続する際の接続材として用いられる導
電突起の形成方法に関し、特にICチップの電極へ導電
突起を精度良く形成できる導電突起の形成方法に関する
ものである。
法としては、ワイヤボンディング法、フィルムキャリア
法(TAB(Tape Automated Bond
ing)法)、フリップチップ法等が知られている。こ
れらの各接続法について、ICチップの電極と基板側の
リードとの接続を例にして簡単に説明する。
図であり、TCチップ41の各電極42と、プリント配
線基板43の対応する各リード44の接続部とがAuま
たはAIからなるワイヤ45にて、−組ずつ接続されて
いる。このような方式では、電極42とリート44とを
一組ずつ順に接合していくので生産能率が低く、また隣
合うワイヤ間において接合時の干渉があるので、最小の
接続ピンチには限界があり高密度な実装技術には適応で
きないことがある。
式がフィルムキャリア法である。第11図はフィルムキ
ャリア法の実装方式を示す模式図であって、この方法は
テープキャリア方式による自動ボンディング方法であり
、予め導電突起47が形成されたICチップ41の各電
極42と各フィルムリード46とを位置決めした後、熱
圧着により一括に接続し、その後、各フィルムリード4
6とプリント配線基板43の各リード44とを位置決め
した後、−括に接続する。また、第12図はフリップチ
ップ法の実装方式を示す模式図であり、その各電極42
に予め導電突起47が設けられたICチップ41をプリ
ント配線基板43上に位置決めして搭載させた後、導電
突起47を加熱融解させることによってICチップ41
の電極42とプリント配線基板43の対応するリード4
4とを接続する。
プ法)にあっては、接続部材としての導電突起が必要で
あり、接続作業に先立って導電突起をICチップ41の
電極42に形成しておく必要がある。導電突起の形成方
法としては、メツキ法を用いて電極42へ直接に導電突
起を形成する方法が公知である。
程の1つの例を示す断面図であり、第13図に基づき簡
単にその工程を説明する。
膜50上に、Cr層SL Cu層52. Au層53を
この順にスパッタリングにて蒸着形成しく第13図(a
))、導電突起を形成する以外の領域に、フォトリソグ
ラフィ法によりレジスト54を形成する(第13図(b
))次に、レジスト54の開口部にメツキ法により金5
5を充填した後(第13図(C))、レジスト54を除
去する(第13図(d))。最後に、露出した多層金属
膜(Cr層SL Cu層52. Au層53)をエツチ
ング除去し、窒素雰囲気にて熱処理を行い、多層金属膜
及び金55からなる導電突起47を電極42に形成する
(第13図(e))。
プの電極上に多層金属膜(バリヤメタル)を介して導電
突起を形成するので、複雑な工程。
ICチップに化学処理を施して導電突起を形成するので
、導電突起の形成に伴ってICチップの歩留りが低下す
るという難点がある。
的接続部材からなる保持体中に複数の導電体を散在させ
た導電体保持材を使用し、この導電体を導電突起として
ICチップの電極に転写することにより、ICチップの
電極への導電突起の形成を容易に行えて、基板側のリー
ドとの高密度な接続においても信頼性が高い接続を達成
できるICチップの電極への導電突起の形成方法を提供
することを目的とする。
導電突起をICチップの電極に形成する方法において、
電気的絶縁材からなる保持体中に両端部を前記保持体か
ら露出させて複数の導電体を散在せしめた導電体保持材
の導電体を、前記ICチップの電極に転写して導電突起
を形成することを特徴とする。
を行った後、前記導電体保持材の保持体を除去すること
を特徴とする。
において、前記ICチップの電極は複数であり、前記導
電体保持材の前記導電体を前記ICチップの電極に転写
する際に、すべての前記電極に対して一括に転写する方
式、前記電極のうちの複数ずつに対して一括に転写する
方式、または1個の電極に対して個別に順次転写する方
式のうちの何れかの方式を採用することを特徴とする。
複数の導電体が保持体内に散在された構成をなす導電体
保持材の導電体をICチップの電極に位置合せした後、
導電体く導電突起)を電極に転写して導電突起を形成す
る。そうすると、各電極に導電突起が容易に形成される
。第2発明では、この後必要に応じて保持体を除去する
。そうすると、導電突起のみの形成が可能である。ここ
で、導電体を転写して導電突起を形成する際に、すべて
の電極について一括して導電突起を形成しても良く、ま
た1個の電極について順次個別に導電突起を形成しても
良く、更に電極を複数ずつの群に分けて各群については
一括して導電突起を形成することとしても良い。すべて
の電極について一括して導電突起を形成する場合には、
作業効率に優れ、1個の電極について個別に導電突起を
形成する場合には、接合精度に優れる。
保持材1の平面図、第2図は第1図の■■線における断
面図である。導電体保持材1は、例えば金からなる複数
の導電体2を、夫々の導電体2同士が電気的絶縁状態に
なるようにポリイミド樹脂からなる保持体3 (厚さ1
0μm程度)中に備えて構成されており、導電体2の両
端面は保持体3から露出されている。導電体2の露出す
る一方の端部2aは、その径(25μm程度)が保持体
3内に埋設される部分の径(15μm程度)よりも大き
くなっており、所謂出張り形状(突出高さ4〜8μm程
度)をなしている。一方導電体2の露出する他方の端部
2bは、保持体3から僅かに露出しているだけであり、
その径は保持体3内に埋設される部分の径に略等しい。
極のピッチに合せている。
一例について、その工程を示す第3図に基づき説明する
。
を塗布した後、保持体となるネガ型のポリイミド樹脂1
2をスピンナにより塗布する(第3図(a))。ここで
硬化に伴う膜厚の減少を考慮して塗布するポリイミド樹
脂12の膜厚は、製造される導電体保持材における保持
体の所望の膜厚よりも厚くする。次いで、所定パターン
をなしたフォトマスク(図示せず)を介して光をポリイ
ミド樹脂12に照射したく露光した)後、現像を行う。
存し、露光されない部分は現・像処理によりポリイミド
樹脂12が除去されて穴13が形成される。その後温度
を上げてポリイミド樹脂12の硬化を行う(第3図(b
))。次に、このような処理がなされた銅板11をエツ
チング液中に浸漬させてエツチングを行う。穴13の近
傍の銅板11の一部がエツチング除去され、穴13に連
通ずる凹部14が銅板11に形成される(第3図(C)
)。銅板1工を共通電極として金15の電気メツキを行
い、ポリイミド樹脂12の上面より僅かに金15が露出
するまで金メツキを施し、穴13゜凹部14に金15を
充填する(第3図(d))。最後に、金属エツチングに
より銅板11を除去して、第1゜2図に示すような導電
体保持材1 (上下関係は逆)を製造する。
て、導電体2.保持体3は夫々、金15ポリイミド樹脂
12から構成され、しかも、導電体2の露出する一方の
端部2aのみが出張り形状をなしている。
示す断面図である。前述の実施例と同様に、銅板11上
にポリイミド樹脂12を塗布した後(第4図(al)、
ポリイミド樹脂12を所定パターンにて露光、現像して
穴13を形成し、温度を上げてポリイミド樹脂12の硬
化を行う(第4図(b))。このような処理がなされた
銅板11をエツチング液にて、前述の実施例と同様にエ
ツチングを行って凹部14を形成するのであるが、この
実施例では前述の実施例に比べてこのエツチング時間を
短くする。
1に形成される(第4図(C))。その後、銅板11を
共通電極として金15の電気メツキを施し、穴13゜凹
部14に金15を充填するのであるが、本実施例ではポ
リイミド樹脂12の上面より所定高さに金15が突出す
るまで金メツキを続ける(第4図(d))。最後に、金
属エツチングにより銅板11を除去して、第1,2図に
示すような導電体保持材1を製造する。
体2の一方の端部のみが突出していれば良いので、第4
図に示した製造工程にあっては、必ずしも四部14を形
成しなくても良い。
起の形成方法について具体的に説明する。
5図のVl−vt線における断面図である。図において
21は電極形成面に屓からなる電極22が形成されたI
Cチップであり、電極22が形成されていないtCチッ
プ21の表面にはパッシベーション[30が形成されて
いる。このようなICチップ21の各電極22に、第1
,2図に示すような導電体保持材1の各導電体2(端部
2a)を位置合わせした後、ボンディング治具28を白
抜矢符方向に移動させて、熱圧着法により、導電突起た
る導電体2をすべての電極22に対して一括に転写、接
合する(第7図(a))。圧着、転写された導電突起2
(Au)と電極22(AI)とは金属結合されて、強
い接合がなされる。
電極22に形成する(第7図(b))。ここで、電極2
2に接しない側の導電体2の端部2bの径は、保持体3
中の部分の径と略同じであるので、この保持体3の除去
は容易である。なお、機械的な剥離(引き剥がし)とは
異なり、化学的な溶解処理により保持体3を除去するこ
ととしても良い。
であり、この例では、複数個ずつの電極22に対して、
ボンディング治具28を移動させて熱圧着法により導電
突起2を形成している。また第9図は、導電突起の転写
、形成の更に別の例を示す断面図であり、この例では、
1個の電極22に対して、ボンディング治具28を移動
させて個別に導電突起2を形成している。なお、この方
式では熱圧着法に加えて、超音波を併用した熱圧着法に
よっても導電突起の形成は可能である。
電突起を形成する方式(第7図:以下−柄形成方式とい
う)、複数個ずつの電極に対して一括に導電突起を形成
する方式(第8m:以下部分形成方式という)、1個ず
つの電極に対して個別に導電突起を形成する方式(第9
図:以下個別形成方式という)〕における利点、欠点に
ついて説明する。
起を形成できるので作業時間は短いが、使用する導電体
保持材における各導電体の突出高さにバラツキがある場
合には接合不良が起こり易い。一方、個別形成方式では
、1個毎に確実に電極に導電突起を形成するので、接合
の信頼性は極めて高いが、作業時間に長時間を要すると
いう難点がある。また、部分形成方式は、両者の中間に
あたる特性を有している。
使用する導電体保持材の形状、転写される側のICチッ
プの電極の形状等の条件を鑑みて、これらの3方式から
最適な方式を選択して採用すれば良い。例えば、導電体
保持材における導電体の突出高さのバラツキの程度によ
り、以下のように3方式を選択すれば良い。
い場合:個別形成方式 また上述の実施例では、導電体2を転写した後保持体3
を除去することとしたが、この保持体3を残存させてお
いても良い。保持体3を除去するか、残存させるかにつ
いては一長一短がある。絶縁性の樹脂からなる保持体3
を除去する際の長所は、高吸湿性という保持体3の特性
が作製されるICパンケージに及ぼす悪影響を防止でき
る点であり、保持体3を残存する際の長所は、保持体3
は絶縁材であるので隣合う導電体同士の短絡を防止でき
る点である。そして、保持体3を除去するか、残存させ
るかについては、ICチップの電極の形成パターンに合
せて任意に選択すれば良い。
ることにより、容易に低コストにてしかも信鯨性が高く
、接続用の導電突起をICチップの電極に形成すること
ができ、高密度な実装においてもICチップの電極と基
板側のリードとの高精度の接続を実現できる。また、従
来法のように完成されたIcチップの電極に化学処理を
施すことがないので、形成処理に伴うICチップの歩留
り低下の虞はない。また、導電体を電極に転写した後に
、保持体を除去する場合には、導電突起のみをTCチッ
プの電極に形成することが可能である。
保持材の平面図、第2図は第1図のn −■線における
断面図、第3図はこの導電体保持材の製造工程の一例を
示す断面図、第4図はこの導電体保持材の製造工程の別
の例を示す断面図、第5図はICチップの電極形成面の
平面図、第6図は第5図のvr−vr線における断面図
、第7図は本発明の導電突起の形成方法の実施例を示す
断面図、第8図、第9図は本発明の導電突起の形成方法
の別の実施例を示す断面図、第10〜第12図は実装方
式を示す模式図、第13図は従来の導電突起の形成方法
を示す断面図である。
Claims (1)
- 【特許請求の範囲】 1、接続用の導電突起をICチップの電極に形成する方
法において、 電気的絶縁材からなる保持体中に両端部を 前記保持体から露出させて複数の導電体を散在せしめた
導電体保持材の導電体を、前記ICチップの電極に転写
して導電突起を形成することを特徴とする導電突起の形
成方法。 2、前記導電体保持材の導電体を前記ICチップの電極
に転写した後、前記導電体保持材の保持体を除去する請
求項1記載の導電突起の形成方法。 3、前記ICチップの電極は複数であり、前記導電体保
持材の前記導電体を前記ICチップの電極に転写する際
に、すべての前記電極に対して一括に転写する方式、前
記電極のうちの複数ずつに対して一括に転写する方式、
または1個の電極に対して個別に順次転写する方式のう
ちの何れかの方式を採用する請求項1記載の導電突起の
形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033202A JP3021508B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033202A JP3021508B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03236241A true JPH03236241A (ja) | 1991-10-22 |
JP3021508B2 JP3021508B2 (ja) | 2000-03-15 |
Family
ID=12379887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2033202A Expired - Lifetime JP3021508B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3021508B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5762259A (en) * | 1995-07-13 | 1998-06-09 | Motorola Inc. | Method for forming bumps on a substrate |
-
1990
- 1990-02-13 JP JP2033202A patent/JP3021508B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5762259A (en) * | 1995-07-13 | 1998-06-09 | Motorola Inc. | Method for forming bumps on a substrate |
Also Published As
Publication number | Publication date |
---|---|
JP3021508B2 (ja) | 2000-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100265616B1 (ko) | 도전성 폴리머 및 유전체를 이용한 플립칩 | |
US6486549B1 (en) | Semiconductor module with encapsulant base | |
EP0452506B1 (en) | METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's | |
US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
US5989939A (en) | Process of manufacturing compliant wirebond packages | |
JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
JP2002164467A (ja) | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 | |
WO2020238914A1 (zh) | 一种高密度线路嵌入转移的扇出型封装结构及其制作方法 | |
JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
JP3268615B2 (ja) | パッケージ部品の製造方法 | |
JPH0357617B2 (ja) | ||
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
JP3021508B2 (ja) | 導電突起の形成方法 | |
JP2867547B2 (ja) | 導電突起の形成方法 | |
JP3021509B2 (ja) | 導電突起の形成方法 | |
JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
JPH0363813B2 (ja) | ||
JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
JPH03192795A (ja) | 電気回路部品の実装方法 | |
JP2667491B2 (ja) | 電気ピンの製造方法 | |
JPH03192794A (ja) | 電気回路部品の実装方法及びicパッケージ | |
JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
JPH01214150A (ja) | セラミックパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |