JPS63167495A - デ−タ信号の記憶回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 この発明は、インサーキットエミュレータのデータ信号
の記憶回路についてのものであり、さらに詳しくいえば
、データ信号を入力するたびに、一時記憶したデータ信
号と新たに入力したデータ信号と比較し、比較結果が相
違するときだけ入力のデータ信号をメモリに記憶するよ
うにしたデータ信号・の記憶回路についてのものである
。

（ｂ）従来技術と問題点 最初に、従来のデータ信号の記憶回路の構成図を第２図
に示す。

第２図の１はカウンタ、２はメモリ、３ａはＣＰＵ、３
ｂはバス、３ｃはエンコーダ、３ｅはＣＰＵ、２１はデ
ータ信号、２２はストローブ信号である。

１と２はデータ信号記憶回路１０Ｂを構成する。

第２図では書込み命令とアドレスの更新にストローブ信
号２２を使用する。

このストローブ信号２２を書込み命令としてメモリ２の
Ｗ端子に、またアドレスとしてカウンタｌの出力をメモ
リ２のＡ端子に加えたとき、メモリ２はＤ端子に加えら
れたデータ信号２１を記憶する。

ここに、データ信号２１はＣＰＵ３　ａの特定の動作状
態、例えば、ある一つのプログラムの始まりや終わりが
出現したかなどの状態、すなわちイベントを複数ビット
の組合わせで符号化したものである。

また、ストローブ信号２２は有効なデータ信号２１が発
生したとき同時に発生する信号である。

データ信号２１はＣＰＵ３ａの出力をバス３ｂを介して
エンコーダ３ｃに供給し、エンコーダ３ｃで符号化して
作り、メモリ２のＤ！子に供給する。

ストローブ信号２２はＣＰＵ３ａの出力からバス３ｂを
介して、一つはメモリ２のＷ端子に与えられ、他の一つ
はカウンタ１に加え、その出力を更新する。

メモリ２のＷ端子に入る信号は書込み命令信号であり、
カウンタ１の出力はアドレス指定信号である。

メモリ２に記憶されたデータ信号２１はＣＰＵ３ｅによ
り読み出される。

データ信号記憶回路１０Ｂでは、データ信号２１はその
ままメモリ２に記憶している。

次に、プログラムのタイムチャートを第３図に示す。

第３図の１１〜１４はデータ信号２１の値、１５と１６
はプログラムである。

第３図は、プログラム１５のエントリ　（Ｅｎｔｒｙ）
をデータ信号２１の値１１、イクジット　（Ｅｘｌｔ）
をデータ信号２１の値１２で設定し、またプログラム１
６のエントリをデータ信号２１の値１３、イクジットを
データ信号２１の値１４で設定する。

次に、第３図のデータ信号２１の値１１〜１４をメモリ
２に記憶した図を第４図に示す。

第４図の２ａは第３図のプログラムを実行したことによ
って、データ信号２１の値１１〜１４を記憶したメモリ
の状態を示している。

ＣＰＵ３　ａがプログラム１５に続いてプログラム１６
を実行すると、メモリ２ａにはデータ信号２１の値１１
．１２．１３，１４の順に記憶されていく。

したがって、メモリ２ａに記憶したデータ信号２１の値
１１〜１４をＣＰＵ３ｅで読み出すことにより、ＣＰＵ
３ａがプログラム１５とプログラム１６を実行したこと
がわかる。

次に、プログラムの途中から入って途中から出る場合の
プログラムのタイムチャートを第５図に示す。

第５図の１７はデータ信号２１の値、１８は長さと範囲
はわかっているが、途中から入って途中から出るプログ
ラムであり、他は第３図と同じである。

このようなプログラムの動作を記憶するためには、プロ
グラムの全１ｉｉ１１３を同一のデータ信号２１の値で
設定する必要がある。

次に、第５図のデータ信号２１の値１１．１２、。

１７をメモリ２に記憶した状態を第６図に示す。

第８図の２ｂはデータ信号２１の値１１．１２．１７を
記憶したメモリである。

この場合、プログラムの途中から入って途中から出るま
で、データ信号２１の値１７が１個メモリ２に記憶され
ると、次のデータ信号２１の値１７を記憶するアドレス
と書込み信号を命令するので、同じデータ信号２１の値
１７を連続してメモリ２ｂに記憶することになる。

したがって、メモリ２ｂの内部はデータ信号２１の値１
７のため、その前後についてのデータ信５ｊ２１の値１
７を記憶するための空間が少なくなるという問題がある
。

一般に、メモリ２の記憶容量は２キロバイト程度なので
、データ信号を約２０００個しか記憶できない。

さらに、プログラムが長いと同じデータ信号２１の値１
７が連続して、メそり２に記憶されることになり、デー
タ信号２１の値１１．１２．１７がメモリ２からあふれ
るようになる。この状態を第７図に示す。

第７図の２０はデータ信号２１の値１７を記憶するメモ
リである。

第７図は、メモＵ　２　ｃが同じデータ信号２１の値１
７で溝たされると、先に記憶されたデータ信１３２１の
値１１やデータ信号２１の値１２が次々とメモリ２ｃか
ら押し出されていくことになる。

このため、他のデータ信号２１の値との＋ｌｉｌ後関係
を記憶することができなくなるという問題がある。

（ｅ）発明の目的 この発明は、データ信号を一時記憶するレジスタと、一
時記憶したデータ信号と新たに入力されたデータ信号を
比較する比較器とを採用し、異なるデータ信号が発生し
た場合は、そのデータ信号をメモリに記憶し、同じ場合
にはメモリに記憶しないようにして、連続した同じデー
タ信号は１つだけ記憶するようにし、メモリを効率的に
使用することができるようにするものである。

（ｄ）発明の実施例 まず、この発明による実施例の構成図を第１図に示す。

第１図の３ｄはＣＰＵ１４はレジスタ、５は比較器、８
と７はゲート、２３はスタート信号であり、その他は第
２図と同じである。

すなわち、第１図のデータ信号記憶回路１０Ａは１．２
，４〜７で＋、％成されており、カウンタｌの入力にレ
ジスタ４、比較器５、ゲート６番７を追加したものであ
る。

第１図のデータ信号２１はメモリ２のＤ端子とレジスタ
４及び比較器５に加えられる。

ストローブ信号２２はレジスタ４のＣＫ端子とゲート７
の入力及びメモリ２のｗ端子に加えられる。

ＣＰＵ３ｄからスタート信号２３がゲート６を介してゲ
ート７の他方の入力に入る。

レジスタ４の出力は比較器５に入り、比較器５の出力は
ゲート６に入る。

ゲート７の出力はカウンタｌの入力に接続する。

ストローブ信号２２は、メモリ２のｗ；４子に書込み命
令信号として加えられ、同時にカウンタ１を更新して次
の信号のアドレス用信号をメモリ２のＡ端子に加える。

第１図では、ストローブ信号２２とカウンタ１の間にゲ
ート７がｔ導入されているので、ゲート６からの信号が
ゲート７に加えられないかぎりカウンタ１の出力は更新
されないことになる。

すなわち、ゲート７の入力にゲート６の信号がこない間
は、メモリ２に好かれたデータ信号２１は同じアドレス
に次々と上書きされるだけであり、ゲート６の出力がゲ
ート７の入力に入ってアドレスの指定が更新されると、
最後のデータ信号２１がｎ°効なデータとして保持され
る。

レジスタ４はストローブ信号２２によって一時記憶した
データ信号２１を保持する。

比較器６はレジスタ４で一時記憶しているデータ信号２
１と新たにに入ってきたデータ信号２１と比較し、一致
しない場合だけゲート６に信号を送る。

スタート信号２３は、ＣＰＵ３ｄからトレース開始後最
初のデータ信号２１であることを表す信号で、ゲート６
の他方の入力に供給される。

したがって、最初のデータ信号２１はレジスタ４の内容
とは無関係にメモリ２に記憶される。

ゲート６の出力とストローブ信号２２はゲート７を介し
てカウンタｌの入力に供給される。

新たに人ってきたデータ信号２１が一時記憶したデータ
信号２１と穴なる場合だけカウンタ１は更新され１続く
データ信号２１は新しい場所に９き込まれるので、直ｎ
ＴＩに書き込まれたデータ信号２１はメモリ２に記憶さ
れる。

同じデータ信号２１が続いて発生した場合は、前のスト
ローブ信号２２でレジスタ４に同じデータ信号２１が記
憶されているので、比較器５からは出力が出ない。

この場合は、最初のデータ信号２１でもないのでカウン
タ１の出力はゲート７を通過することができず、メモリ
２の同じアドレスにもう一度同じデータ信号２１が書き
込まれるようになる。

このように、間じデータ信号２１が発生している間は、
別の場所に進まないのでメモリ２を効率的に使用するこ
とができる。

（ｅ）発明の効果 この発明によれば、同じデータ信号が連続して発生して
も、メモリには１回分として記憶されるだけなので、メ
モリが飽和せず、またｉｔ後のデ−タ信号も失われず記
録できるとともに、メモリの容量を有効に利用できる。

【図面の簡単な説明】

第１図はこの発明による実施例の構成図、第２図は従来
のデータ信号の記憶回路の構成図、第３図はプログラム
のタイムチャート、第４図は第３図のデータ信号がメモ
リ２に記憶されている状態図、 第５図はプログラムの途中から入って途中から出るプロ
グラムのタイムチャート、 第６図は第５図のデータ信号がメモリに記憶されている
状態図、 第７図はデータ信号がトレースメモリからあふれている
状態図。 １・・・・・・カウンタ、２・・・・・・メモリ、２ａ
・２ｂ・２ｃ・・・・・・メモリ、３ａ・・・・・・Ｃ
ＰＵ、３ｂ・・・・・・バス、３ｃ・・・・・・エンコ
ーダ、３ｄ・・・・・・ＣＰＵ、３ｅ・・・・・・ＣＰ
Ｕ１４・・・・・・レジスタ、５・・・・・・比較器、
６・・・・・・ゲート、７・・・・・・ゲート、１０Ａ
・・・・・・データ信号記憶回路、１０Ｂ・・・・・・
データ信号記憶回路、１１〜１４・・・・・・データ信
号の値、１５と１６・・・・・・プログラム、１７・・
・・・・データ信号の値、１８・・・・・・プログラム
。２１・・・・・・データ信号、２２・・・・・・スト
ローブ信号、２３・・・・・・スタート信号。 代理人　　弁理士　　小　俣　欽　司 第１図 第　　　２　　　図 第　　　３　　　図 プログラム　　　　　　　　　プログラム第　　４ｔ）
Ｉｎ 第　　　５　　　図 第　　　６　　　図　　　　　　　　第　　　７　　　
図手続補正書 昭和６２年２月６日 特許庁長官　　場　１）明　雄　　殿 λ １、事件の表示 昭和６１年特許願第３１２４ｆ３５号 ２、発明の名称　　データ信号の記憶回路３、補正をす
る者 事件との関係　　特許出願人 住　所　　東京都大田区蒲田４丁目１９番７号名称　安
藤電気株式会社 代表者　　　大　城　俊　− ４、代理人　〒１４４ 居　所　　東京都大田区蒲田４丁目１９番７号安藤電気
株式会社内 氏名（８４０２）弁理士小俣欽司′ ５、補正命令の日付　　　自　発 ６、補正により増加する発明の数　　０７、補正の対象
　　　図　面 第２図 Ｃ

Claims (1)

1. 【特許請求の範囲】 １　入力のデータ信号を記憶するメモリと、前記データ
   信号とともに受信するストローブ信号を入力とし、前記
   データ信号の次のデータ信号に対する前記メモリのアド
   レスを指定するカウンタとをもつデータ信号の記憶回路
   において、 前記データ信号が入力されるたびに、前記データ信号を
   一時記憶するレジスタと、 前記レジスタの出力と新たに入力されたデータ信号とを
   比較し、比較結果が相違するときだけ出力を出す比較器
   とを設け、 前記比較器出力を前記カウンタの入力とすることを特徴
   とするデータ信号の記憶回路。