JPS63157509A

JPS63157509A - 信号発生装置

Info

Publication number: JPS63157509A
Application number: JP61305759A
Authority: JP
Inventors: Michio Seki; 関　道雄
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-06-30
Anticipated expiration: 2011-03-04
Also published as: JPH0821815B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、発振の立ち上がり時に発生する不整周波数
のノイズの影響を除き、安定に動作する信号発生装置に
関するものである。

従来の技術集積回路装置においては、システムが正常動作を行なう
ために、システムクロックが必要であり、これを供給す
るために発振回路を付加する。

第４図は、基本的な発振回路を含む集積回路装置の構成
図である。第４図において、１５．１６は容量、１７は
水晶振動子、１９はインバーター、２０は帰還抵抗、２
１はシステムクロック源、２２はシュミットインバータ
ー、２３はＣＰＵに代表されるシステム回路部である。

基本的な発振回路はこれらによって構成される。第４図
で示した発振回路の動作を第５図で説明する。

電源投入時、システムクロック源２１の電圧レベルは、
インバーター１９と帰還抵抗２０とにより、インバータ
ー１９のスイッチング電圧Ｖｔｈになり、次に水晶振動
子により発振が促がされ、小振幅で不整周波数の発振動
作の後、定常振幅で定常周波数である正常発振へと遷移
する。これらの状態の信号はシュミットインバーター２
２によりシュミットインバーターのシュミット幅以下の
信号がカットされ、集積回路装置１４のシステム回路部
２３にシステムクロックとして供給される。

発明が解決しようとする問題点しかしながら、上記従来の構成では、第６図で示すよう
に、発振回路動作時において発生する小振幅で不整周波
数の信号がシュミットインバーター２２のシュミット幅
（ＶＳＨＶＳＬ）を越えるとき、不整周波数の信号がシ
ステムクロックとして供給されることになる。この状態
では、集積回路装置１４はシステム回路部２３において
正常動作に支障をきたし、動作異常を起こすという問題
点を有していた。

本発明は上記従来の問題点を解決するもので、発振開始
時に、発振回路のインバーター１９の入力端１８のバイ
アス点を変化させることによって、正常周波数のシステ
ムクロックが供給される集積回路装置を提供することを
目的とする。

問題点を解決するための手段この目的を達成するために、本発明の信号発生装置は、
発振回路の入力端に、スイッチング手段を介して付加あ
るいは切り離すことが出来る回路素子を有するものであ
る。

作用この構成によって、発振回路入力端に付加した回路素子
により、バイアス点を変えることによって、発振回路に
発振開始時発生する不整周波数の信号の伝搬を押さえ、
正常周波数の信号をシステムクロック源へ伝搬すること
により、システムクロック信号の不整によるシステム回
路部の誤動作を防止することが出来る。

実施例以下、本発明を実施例により、図面を参照しながら説明
する。

第１図は本発明の一実施例における半導体装置の要部の
ブロック回路図である。１は集積回路装置であり、２．
３は発振に必要とされる外部容量、４は水晶発振子、５
は発振回路の入力端、６は発振のためのインバーター、
７は帰還抵抗、８は発振回路からの出力端、いわゆるシ
ステムクロック源、９はシュミットインバーター、１０
は中央処理装置（ＣＰＵ）　、１１は抵抗、１２は制御
信号線、１３は制御信号で制御されるスイッチ手段であ
る。なお、抵抗１１は本発明のスイッチング手段を介し
て付加される回路素子のひとつの実施例である。正常時
の発振回路は容量２，３、水晶振動子４、インバーター
６、帰還抵抗７によって構成されている。

なお、上記したスイッチ手段１３は発振回路が止まって
いる状態ではつながるように設定されている。

以上のように構成された本実施例の集積回路装置の動作
を第２図および第３図を用いて説明する。先ず、発振回
路の動作開始の動きを発振回路入力端５の波形を第２図
により説明する。電源投入時ｔｏにはスイッチ手段１３
はオンであり、発振回路入力端５の電圧レベルは、ＶＳ
Ｓ電位より始まって、インバーター６と帰還抵抗７とに
より発生するインバーター６のスイッチング電圧Ｖｔｈ
より、抵抗１１による電圧低下を受けた電位Ｖ＾になる
。次に、水晶発振子４により発振が促がされ、小振幅で
不整周波数の発振の後、定常振幅で定常周波数の正常発
振へと遷移する。これらの状態でのシステムクロック源
８の信号は、シュミ・ソトインバーター９によりシステ
ムクロックとしてＣＰＵｌ０に送られる。第３図を用い
て発振回路入力端５からシステムクロック源８、システ
ムクロック源８からＣＰＵｌ０への信号伝搬について説
明する。横軸は発振回路入力端５の電圧レベルＶ５又は
シュミットインバーター９からＣＰＵ１０へ供給される
信号の電圧レベルｖ９とし、縦軸をインバーター６の出
力電圧レベル、すなわち、システムクロック源８の電圧
レベルＶ９とする。曲線Ｉはインバーター６の入出力特
性、曲線■はシュミットインバーター９の入出力特性を
示している。発振回路入力端５には発振動作開始時の電
位Ｖ＾を中心として小振幅Ｖｗで不整周波数ｆＲの発振
波形が現われる。第１図の抵抗１１の効果によりインバ
ーター６のスイッチングレベルＶｔｈとＶ＾の関係をＶ”　　　　（１−１）Ｖｔｈ＞Ｖ＾＋１− とすると、システムクロック源８には不整周波数ｆＲの
信号が発生しな（なる。さらにＶ”　　　　（１−２）ＶｔｈユＶ＾＋１− の場合では、インバーター６によりて増幅されてくる不
整周波数ｆＲの信号をシュミットインバーター９のシュ
ミット幅ＶＳＨｖｓｔの範囲でカット出来る。つまり、の条件下において、集積回路装置は、正規のクロック周
波数により動作することが可能となる。

したがって発振開始時、集積回路装置１は、発振が一定
振幅で定常周波数になるまで、ＣＰＵｌ０にクロックを
供給しないため、発振立ち上がり時に発生するノイズ等
の影響を受けなくなる。

さらに正常発振に至った後は、ＣＰＵｌ０からの制御信
号１２によりスイッチ１３をオフすることにより発振回
路部の動作電流を低減することが出来る。

発明の効果本発明は、発振回路入力端にスイッチング手段を介して
付加される回路素子を設、けたことにより、発振回路の
発振周波数が正規のクロック周波数に立ち上がるまで、
ＣＰＵにシステムクロックの供給を遅延することが出来
、発振立ち上がり時に発生する不整なシステムクロック
による誤動作を起こすことがなくなり、さらに発振安定
後は前記回路素子をスイッチング手段を介して切断する
ことにより、消費電力の低減、半導体装置の安定動作が
保証されるという優れた効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例における集積回路袋びシュミ
ットインバーターの入出力特性図、第４図は従来の集積
回路装置の要部ブロック回路図、びシュミットインバー
ターの入出力特性図である。ｌ、１４・・・・・・集積回路装置、２，３，１５゜１
６・・・・・・容量、４，７・・・・・・水晶撮動子、
５，１８・・・・・・発振回路入力端、６，１９・・・
・・・インバーター、７，２０・・・・・・帰還抵抗、
８，２１・・・・・・システムクロック源、９，２２・
・・・・・シュミットインバーター、１０．２３・・・
・・・ＣＰＵ、１２・・・・・・制御信号線、１３・・
・・・・スイッチ手段。代理人の氏名　弁理士　中尾敏男　ほか１名Ｓ−＊Ｘ回
Ａト八力を島６−−・イシに−り９−−−シ１ミｙＬｌンバ°りｆｌ−一　稙４九ｔ２−　　す１１１１号ｆ３−・・ス）、ア

Claims

【特許請求の範囲】

（１）発振子にインバーターを結合した発振回路の入力
端に、同発振回路の出力信号で制御されるスイッチ手段
を介して、回路素子を接続したことを特徴とする信号発
生装置。
（２）回路素子が抵抗体でなる特許請求の範囲第１項記
載の信号発生装置。