JPS6315491A - セラミツクス電子回路をつくるための像形成方法 - Google Patents

セラミツクス電子回路をつくるための像形成方法

Info

Publication number
JPS6315491A
JPS6315491A JP62155621A JP15562187A JPS6315491A JP S6315491 A JPS6315491 A JP S6315491A JP 62155621 A JP62155621 A JP 62155621A JP 15562187 A JP15562187 A JP 15562187A JP S6315491 A JPS6315491 A JP S6315491A
Authority
JP
Japan
Prior art keywords
support
pattern
sinterable
conductors
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62155621A
Other languages
English (en)
Inventor
ジヨン・ウイング−ケウング・ロー
ケビン・エリオツト・ベネツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WR Grace and Co
Original Assignee
WR Grace and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WR Grace and Co filed Critical WR Grace and Co
Publication of JPS6315491A publication Critical patent/JPS6315491A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0514Photodevelopable thick film, e.g. conductive or insulating paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/056Using an artwork, i.e. a photomask for exposing photosensitive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は改善されtこ電子回路及びその製造法に関する
種々の型の単一層及び多層のセラミックス電子回路パッ
ケーノの製造法は一般的に知られている。
いくつかの方法が報告されており、例えば米国特許第3
,189,978号には、生のセラミックス・シートの
表面上にそれとは別につくられた所望のパターンを有す
る電気伝導層をスクリーン・プリントする方法が記載さ
れている。生のセラミックス・シートの層の間の所望の
電気的結合は生のセラミックス・シートに孔(通路)を
穿孔し、個々の孔に電気伝導性の材料を充填することに
よってつくられる。得られたシートを積重ねて積層状に
し、電気伝導層が所望の電気的接続をもつようにする。
この積層体を焼結して多層構造物をつくろ。
このような従来法では比較的厚い生のセラミックス・シ
ートを使用するので、電気的接続を行うための孔に電気
伝導性材料が十分に充填されない可能性が増加する。そ
の結果異ったシート上につくられた電気伝導層の間で電
気的な接続が得られなくなる。
米国特許第3,549.784号には、セラミックスの
本体上に絶mJWと伝導層とを交互にスクリーン・プリ
ントする方法が記載されている。この方法の問題点は、
焼結中におけるセラミックスの基質、セラミックス・ペ
ースト及び金属ペーストの開の収縮速度に差があるため
に、最終的なセラミックスvt造物に変形が生じること
である。このような変形を避けるためには、当業界にお
いてはセラミックス基質の裏側に、その表側にプリント
された金14/iilと同様な面積及び厚さで金属層を
被覆することが提案されている。このような余分のプリ
ント工程を行うことは製造原価を増加させ、また最終セ
ラミックス構造物のノアさも増加させる。またスクリー
ン・プリント法によって得られる分解能及び記録密度の
ためにつくり得る層の数に制限が課せられる。
米国特許第3,978.248号においては、焼結の際
同じ収縮性を示す生の基質上にスクリーン・プリントす
るためのセラミックス・ペースト及び金属ペーストが開
発されている。
セラミックス基質上またはその内部に電気伝導性の回路
パターンをつくる他の方法も提案されている。米国特許
第4,540,462号には、セラミックス・シートの
片側または両側に金属シートを接合する方法が記載され
ている。金属層上に感光性重合体を被覆し、次に通常の
感光及びエツチング法を使用して撮影及び現像を行う。
この方法は最高2枚の電気伝導性回路層にしか適用でき
ない。
英国特許第1,256,344号には、金属または熱で
融合し得る誘電体を含む感光性組成物の像を基質の上に
形成させることにより電気回路をつくる方法が記載され
ている。各/2の像形成工程後この組成物を焼成して感
光性材料を焼き去り、組成物を基質に融合させる。この
方法、は何回も焼成を必要とし、また焼成した材料と焼
成しない材料に収縮の差があるために変形が起り、また
焼成を繰返すことによっても変形が起るという欠点をも
っている。
米国特許第4.336.320号には、所望の誘電体の
厚いフィルム状のペーストの上に7オトレノスト層を沈
着させることにより一緒に焼成した伝導性のパターンと
誘電性のパターンとをつくる方法が記f11されている
。光マスクを通しで7オトレノストを露光させ、焼成さ
れていない誘電体の層を同時にエツチングする方法を1
史用して所望のパターンを発現させる。誘電層中に生じ
る空隙を感光性材料を含まない通常の伝導性ペーストで
充填する。
他の具体化例においては、透電組成物は像を形成し直接
現像できる感光性坦体を含んでいる。この場合も誘電層
中に生じる空隙を感光性材料を含まない通常の伝導性ペ
ーストで充填する。この特許は伝導性材料をプレスする
か、または池の方法で誘電体中の空隙を伝導性のペース
トで機械的に充填する型取り工程に依存している。係と
なる特徴は焼成の回数を減らすことであるが、この方法
でも多/i!構造物を加工するために複数回の焼成を必
要とする。さらに焼結の際に焼成した材料としない材料
との開に収縮の差があるから変形が起り得る。
本発明の目的は寸法の小さい改善された電子回路を提供
することである。
本発明の他の目的は比較的高度の耐久性をもった小型の
多層回路を提供することである。
本発明のさらに他の目的は改善された多層セラミックス
回路を提供することである。
本発明のさらに他の目的は抵抗体、誘導素子(indu
cLors)及び′II電器(capac i tor
s)のような池の電気要素(electrical  
co+5ponents)をつくり得る誘電体材料及び
伝導性材料の薄層を製造する方法を提供することである
本発明のさらに他の目的は伝導体及び誘電体(diel
ectric)の厚さをコントロールし、必要に応じ伝
導性または絶縁性を改善するために厚さをより厚くする
方法を提供することである。
本発明のさらに他の目的は実装密度及び素子の密度を改
善するような伝導体及びy#誘電体精緻な特徴を提供す
ることである。
本発明のさらに他の目的は原価を低減させ装備時間を減
少させ、通常の技術の機械的な器具を必要としない方法
を提供することである。
本発明のさらに他の目的は収率を改善し、品質を向上さ
せ、動作特性を高度化するような伝導体及び誘電体を高
分解能及び高記録密度で記録する方法を提供することで
ある。
本発明のさらに他の目的は繰作の信頼性を改善し、電気
的雑音を減少させる同軸伝導体のような特殊な特徴を提
供することである。
本発明のさらに池の目的は直接回路構成工程の自動化を
増加させることによりCAD、、CAMの相容性をもっ
た集積度を増加させることである。
本発明のさらに他の目的はテープ注形法及びスクリーン
・プリント法における従来の限界を越えた広い面積に亙
る回路の!V遣法を提供することである。
本発明のさらに池の目的は一回の焼成で一体となったv
!遺物中に電′:Am素をつくる方法を提供することで
ある。
本発明の上記目的及プ他の目的は以下に述べる本発明の
説明から明らかになるであろう。
本発明は伝導体(concluc tors )、誘導
素子(indueLors)、抵抗体及びM電器(ca
pacitor)の素子のような電気的素子が分布し、
電気的結合をなし得る伝導体及び絶縁体から成る構造物
の製造法を提供することである。焼結可能な材料とそれ
に対する#C会剤として作用する照射線に対して敏感な
(radiation  5ensitive)材料か
らつくら7’した層を焼結可能な支持物または除去可能
な支持物の一部に適用する。焼結可能な材料は絶縁体ま
たは伝導体であることができる。この層を所望のパター
ンで照射線;こ露出する。所望のパターンをつくらない
区域を除去して露出された組成物を現像する。次に単一
の焼成工程で複合生成物を焼結して、一本となった構造
物をつくる。上記のように、支持物は除去可能であって
焼成構造物の一部をなさないようにすることができるか
、或いは支持物は最終焼成構造物の一部をなす焼結可能
な層であることができる。
多重パターン構造物が望ましい場合には、本発明により
1:元方法を使用することができる。第1の層を現像し
た後、層を被覆し、照射線のパターンに露出し、現像し
て複合生成物をつくる基本的工程を繰返すことにより少
なくとも1個のもう1つのパターンをつくる。所望の数
のパターンをつくった後、単一の最終的な焼成を行う。
池の兵体化例においては、多層間に亙る電気的接続を行
い得る伝導体、誘導素子、抵抗体及び蓄電器のような電
気素子を内部に含んだ伝導体及び絶縁体から成る多重パ
ターン構造物を積ノ脅法によってつくる。一連の焼結可
能な支持物を使用し、各支持物の上に種々の単一パター
ンをつくり、本発明方法により現像する。次に支持物の
上の種々のパターンを一緒に積層化し、積層物をつくっ
た後に一回の最終的な焼成で複合生成物をつくる。別法
として、パターンを除去可能な支持物の上につくり、積
層化する前に支持物を除去することができる。この積層
化法においては、隣接した支持物層の間の電気的接続を
行うための通路(vias)を含むように構造物をつく
ることができる。
本発明は照射線に敏感な材料と焼結可能な材料とから成
る組成物を照射線で硬化させ、次いで単一の焼成工程に
より構造物を凝集化し一体となった構造物の形にするこ
とにより多数の伝導層及び絶縁層から成る単一層または
多層の複合構造物を製造する方法に関する。
一具体化例においては単一層の構造物がつくられる。セ
ラミックス及び金属の粒子を該粒子に対する接合剤とし
て作用する照射線で硬化可能な重合体と混合することに
より、このような岨I#、物を加工して次に像形成、現
像及び焼結するためのセラミックス基質に被覆すること
ができる。次にセラミックス粒子によって賦与された成
る範囲の誘電定数と金属粒子によって賦与された成る範
囲の抵抗性をもつことを特徴とする電子回路パフケージ
を得ることができる。
誘電性の粒子として適した材料の中には、酸化べ171
7ウム、硅酸塩、チタン酸塩、他の酸化物、窒化アルミ
ニウム、及び他の窒化物及び炭化物が含まれるが、これ
らに限定されるものCはない。
伝導性材料として適した材料の中にはモリブデン、銀、
金、銅のような金属、及び白金族金属、並びに二酸化ル
テニウムまたは酸化錫または炭化物のような化合物が含
まれるが、これらに限定されるものではない。
種々の種類の照射線で硬化し得る重合体を使用すること
ができる。例えばチクノロノー・マーケラティング(T
echnoloRy Maekcting)社1980
年発行、ニス・ピーh バー) /<ス(S、 P、P
appas)i「紫外線硬化法、その科学と技術(UV
 Curing: 5cience& Tec)+no
logy) 、1参照。像形成及び定査を行うってパタ
ーンをつくるために多くの種類の照射線が使用される。
その中には例えば紫外線、電子ビーム、赤外線、X−線
及びレーザーが含まれろ、紫外線で硬化し得る重合体の
例としてはアクリレート、メタクリレート及びシンナメ
ート系の重合体がある。
当業界の専門家には、適切な重合体の選択は硬化条件(
時間、温度、選ばれた照射線への露出、混入fi¥?)
、焼成条件(昇温速度、雰囲気、滞留時間、ピーク温度
等)に依存することが理解されるであろう。紫外線で硬
化させ得る重合体の一例はブレース・アンラド・コンパ
ニー(Grace &Company)社!1!7キユ
トレイス(八CCUTRACE) 3000である。こ
の呼の重合体は米国特許第4,422,914号に記載
されている。この重合体はウレタン構造を有し、末端に
不飽和基と一個のカルボキシル基を有している。成る場
合にはこの重合体にアルミナ粉末のようなセラミックス
粒子を混入して絶縁体をつくるか、他の場合にはモリブ
デンのような41、酸粉末を混入して伝導体をつくる。
これら組成物を調合し、光による像形成法によって未焼
成のセラミックス基質に被覆する。この系を用いて幅及
び間隔が1 ミルより狭いパターンをつくることができ
る。
戒律の硬化可能な重合体は、配合した組成物を還元雰囲
気中で焼結して焼結可能な材料を融合させた場合、炭素
残渣を残すことがある。例えば誘電体をつくる場合、こ
のような伝導性をもつ炭素は邪魔になる。この場合には
炭素を除去するような雰囲気、例えば酸化雰囲気中で焼
成を行うか、或いはきれい1こ分解してしまう重合体系
を使用することができる。厚い部分を硬化させる場合、
重合体系、重合開始剤系並びに照射線を変えて選択的な
透過を行うことができる。
他の具体化例においては、多重パターン複合構造物もう
まく加工することができる。
これらの具体化例を第1〜3図を参照して以下に説明す
る。
fPJ1図は支持物の上に伝導性のパターンをつくる基
本的な工程を示す図である。支持物は除去可能な支持物
かまたは焼結可能な支持物であることができる。第1八
図を参照すれば、金属を混入した感光性重合体組成物2
0を支持物30の上に被膜の形で被覆する。この組成物
を光マスク10を通しで紫外線に露出する。当業界に公
知の方法により適当tこ現像を行った後、光マスク10
のネ〃の像である所望のパターン21をPlfJIB図
に示すように支持物の上につくる。感光性重合体で像を
形成させる当業界の専門家には、ポジまたはネ〃の感光
性材料のいずれでも使用することができ、現像方法は使
用される感光性重合体によって変ることは理解されるで
あろう。
好適具体化例においては、モリブデン*i粉末のような
金属粉末を好適なアキュトレイス3000感光性重合体
と、好適な重量比的72:28でT:外線低照射条件に
おいて混合することができる。配合した混合物を、通常
のテープ注形法によってつくられた未焼成のセラミック
ス基質の上に約1〜2ミルの厚さでドクター・ナイフに
よって被覆する。
例えばウィリー・アンド・サン(Wiley & So
++)社1978年発行、ノー・ワイ・オノグ(に、 
Y、0noda)及びエル・エル・ヘンナ(L、 L、
 Bench) J&Hセラミック・プロセッシング・
ビフォア・ファイアリング(Ceramic Proc
essing before Firin8)J 41
1〜448頁記載の7−ル・イー・ミスドラ−(R,E
Mistier) 、ディー−ジェー・シェインフィー
ルド(D、 J、 5hanef 1eld)及びアー
ル−ビー・ランク(R、B 、 11 u n k )
者[テープ・キャスティング。オヴ・セラミックス(T
ape Casting of Ceramics)J
参照、被覆した基質を光マスクの下に接触させないで配
置する。被覆した基質に光マスクを通しで約30秒間開
時照射して紫外R(高圧水銀アーク燈の光源)を当てる
。露光した被覆基質を例えば0.75重量%の炭酸ナト
リワム水溶液中で現像する。次に現像したパターンを水
洗し、乾燥し、後硬化させてパターンの一体性を補強す
る。パターンの付けられた基質を還元雰囲気中で160
0’Cにおいて一緒に焼成し、金属のパターンとセラミ
ックスの支持物とを焼結させる。
第2図は多重パターン構造物をつくる基本的工程を示す
。第2Δ図を参照すれば、金属を混入した感光性重合体
組成物20を支持物の上の被膜の形で被覆する。この組
成物を光マスク11を通しで紫外線を露光する。!@2
B図に示したように適すな現像を行った後、光マスク1
1のネ〃の像である所望のパターン22を支持物の上に
つくる。多重パターン構造物をつくるためには、混入し
た感光性重合体の第2の層を前にパターンをつけた基質
の上に被覆し、第2C図に示すように光マスク12を用
いて上記のように像を形成させる。この場合充填しr−
感光性重合体40は誘電体組成物である。層40を現像
すると、第2D図に示すような得られた構造物41が得
られる。
この被覆、像形成及び現像工程を第2E及び2F図に示
すように繰返して三次元のパターンをつけた構造物をつ
くることができる。PpJZE図においては、次のパタ
ーン24をつくるための番号23を付した材料層は必ず
しも水平面内につくる必要はない。この屑は三次元のパ
ターン構造物をつくるように配置することができる。
第2図に示した支持物30は除去可能な支持物または焼
結可能な支持物であることができる。
この多重パターンの具体化例の一例として、モリブデン
金属粉末を7キユトレイ) 3000と低紫外線照射条
件下において72:2Bの重量比で混合し、伝導性重合
体組成物をつくった。またアルミナ粉末を同様な条件下
でアキュトレイ) 3000と重量比73:27で混合
して一体となった、別の混合物をつくった。配合したア
ルミナ混合物をドクター・ナイフを使用して除去可能な
マイラー(Mylar)の基質の上に厚さ3〜5ミルで
被覆した。第1の層を紫外線で十分に照射し、感光性重
合体を重合させて連続的な誘電層にした。
金属を混入した感光性重合体をドクター・ナイフで厚さ
1〜2ミルに被覆した。被覆した基質を光マスクの下に
接触させないで配置する。被覆した基質に光マスクを通
しで約30秒間開時照射して紫外m<高圧水銀アーク燈
の光源)を当てる。露光した被覆基質を炭酸ナトリウム
水溶液中で現像して第2の層をつくろ6次に現像したパ
ターンを水洗し、乾燥し、後硬化させてパターンの一体
性を111g1する。
アルミナを混入した感光性重合体をドクター・ナイフに
より前にパターンをつけた層の上に厚さ3〜5ミルで被
覆してm3の層をつくった。同様な像形成及び現像工程
を行い三次元の構造物をつくった。誘電性のパターンは
通路を含むように選び、金属を混入した感光性重合体材
料を用いてつくった第4の層に対する相互接続を行える
ようにする。多重パターンをつけた基質を還元性雰囲気
中で1600℃において一緒に焼成して金属のパターン
とセラミックスの支持物とを焼結する。この単一工程の
焼成の結果、絶縁性及び伝導性の構造物の一体性を示す
一体となった基質が得られる6さらに詳細に述ベア1ば
細かい寸法と伝導性のネットワークの電気的な連続性が
得られる。
感光性材料を使用するこのような技術的方法により、従
来のスクリーン・プリント法に比べ細かい詳細部をもち
、正確に記録された多重層が得られる。従来のスクリー
ン・プリント装置では正確なプリントが得られる区域は
比較的狭い区域に限定される。感光によって像を形成さ
せる本発明の方法により、最高18X24インチに亙る
高度の分解能と高度の記録密度をもった大きな区域をつ
くることができる。
本発明によれば種々の伝導率または絶縁性をらち、種々
の誘電定数を有することができる極めて正確なパーター
ンをもった材料がつくられる。従って蓄電器、同軸伝導
体、抵抗体等のような高度の性能をもった電気素子を仕
上げられた本体の中に閉じ込めてつくることができる。
本発明の光によって像を形成させる方法はlfi的な工
具を使用しないで複雑な構造物をつくることができる。
光マスクを使用すれば垂直な伝導経路、ハング充填坩の
通路をもった構造物及びその他の構造物をつくることが
できる。このように機械的工具を使用しないですむこと
は、一つの製品から他の製品へと迅速に変更することを
可能にし、容易に修正を行うことができ、また技術的な
変更の注文を迅速に設定することができる。
所望のパターンを生じる活性をもった照射線は高圧水a
燈またはキャノン・ランプのような通常の紫外線光源か
ら得ることができる。しかし例えハ走査型レーザー、電
子ビームまたはX線を使用して光マスクを使用しないで
同じ像を形成させる目的を達成することもできる。光マ
スクまたは走査型照射線の池の光源を使用する場合、C
AD、CAMシステムを使用すると本発明方法を効果的
にコントロールすることができる。このようなコンピュ
ータによるコントロールは、時間のかかるもつと複雑な
構造物をつくる場合、本発明にさらに効果的に使用する
ことができる。このシステムは完全に自動化され且つ狭
い空間に収められているから、製品の収率を向上させる
第3図は多重パターン構造物をつくる他の方法を示して
いる。多重パターンは別の焼結可能な構造物の上につく
られる。次に別の支持物を積層化し、−緒に焼成して単
一の多重パターンがつけられた構造物をつくる。第3Δ
図を参照すれば、金属を混入した感光性重合体N20を
焼結可能な層30の上に被覆し、光マスク14を通しで
像を形成させる。
現像した後に得られたパターンを第3B図に示す。
第2図に示したようにしてこのようなパターン形成捏作
を繰返す。
第3C図を参照すれば、4?、属を混入した感光性重合
体20を隣の1−への電気的接続を行うための連絡孔を
含んだ焼結可能な支持物31に被覆する。(この連絡孔
は通常の穿孔法または本発明の感光性重合体法によって
つ(ることができる、)混入した感光性重合体20を光
マスク15を通しで露光させ、前記のようにして現像し
てplS30図に示すようなパターンがつけられた層2
4をつくろ。第2図に示したようにしてこのようなパタ
ーン形成揉布を繰返す。
第3B及び3D図に示したパターンがつけられた支持物
を組み合わせ、これを第3E図のように配置して積層化
する。底のNJ32は上記層の一つであるか、または異
った方法でつくられた焼結可能材料であることができる
。積層化されたパターン付きの支持物を一緒に焼成して
第3F図に示すような一体となった構造物にする。
この具体化例の一例として第1図に示したパターン付さ
の支持物のいくつかを加熱、加圧して積層化し、−緒に
焼成して一体となった構造物をつくった。
この具体化例の他の変形として、支持物を除去可能なも
のにすることができる。積層化工程の前に支持物を除去
し、種々の層を積層化した後焼成することができる。
上記の詳細な説明は単に例示のためのものであり、本発
明の精神を逸脱することなく多くの変更を行うことがで
きるものと理解されたい。
【図面の簡単な説明】
第1図は支持物にパターンをつける基本的な素子を示す
模式図である。第2図は支持物の上に多重パターン構造
物をつくる基本的な工程を示す模式図である。第3図は
別々の支持物を積層化することにより多重パターン構造
物をつくる他の方法を示す模式図である。 噂−−30 (iA) 鴫−一−30 (i町 FIG、1 −コQ−30 (2aj                 (zol
〆1コ □− (2s i                 (21
1−コO−コ0 jzcj                 (2FI
FIG、2 (3B) F I G、3

Claims (1)

  1. 【特許請求の範囲】 1、伝導体、誘導素子、抵抗体及び蓄電器素子のような
    電気素子が分布し、電気的な接続を行い得る伝導体及び
    絶縁体の構造物の製造法であって、 (a)焼結可能な支持物または除去可能な支持物の上に
    、絶縁体または伝導体の焼結可能な材料及びそれに対し
    接合剤として作用する照射線に敏感な材料を含有して成
    る組成物の層を適用し、 (b)該層を所望のパターンの形で照射線に露光し、 (c)所望のパターンを形成していない区域を除去する
    ことにより該組成物層を現像し、 (d)単一の焼成工程で複合生成物を焼結して、一体と
    なった構造物をつくる 工程を有することを特徴とする方法。 2、支持物が除去可能なものであり、焼成された構造物
    の一部をなしていない特許請求の範囲第1項記載の方法
    。 3、支持物が焼結可能なものであり、焼成された構造物
    の一部をなしでいる特許請求の範囲第1項記載の方法。 4、焼結可能材料が絶縁体である特許請求の範囲第1記
    載の方法。 5、焼結可能材料が伝導体である特許請求の範囲第1記
    載の方法。 6、工程(b)において光マスクを用いる特許請求の範
    囲第1項記載の方法。 7、工程(b)において走査照射線を用いる特許請求の
    範囲第1項記載の方法。 8、特許請求の範囲第2項記載の方法でつくられた一体
    となった構造物。 9、特許請求の範囲第3項記載の方法でつくられた一体
    となった構造物。 10、伝導体、誘導素子、抵抗体及び蓄電器素子のよう
    な電気素子が内部に分布し、多層の電気的な接続を行い
    得る、伝導体及び絶縁体の多重パターン構造物の製造法
    において、 (i)工程(c)において現像を行った後、絶縁体また
    は伝導体の焼結可能な材料及びそれに対し接合剤として
    作用する照射線に敏感な材料を含有して成る組成物の層
    を適用し、工程(b)及び(c)を繰返して複合生成物
    を形成することにより少なくとも一つの更なるパターン
    をつくり、 (ii)工程(i)において最後のパターンをつくった
    後最後の焼結工程(d)においで単一の焼成を行う特許 請求の範囲第1項記載の方法。 11、支持物が除去可能なものであり、焼成された構造
    物の一部をなしていない特許請求の範囲第10項記載の
    方法。 12、支持物が焼結可能なものであり、焼成された構造
    物の一部をなしている特許請求の範囲第10項記載の方
    法。 13、焼結可能材料が絶縁体である特許請求の範囲10
    記載の方法。 14、焼結可能材料が伝導体である特許請求の範囲第1
    0記載の方法。 15、工程(b)において光マスクを用いる特許請求の
    範囲第10項記載の方法。 16、工程(b)において走査型照射線を用いる特許請
    求の範囲第10項記載の方法。 17、特許請求の範囲第11項記載の方法でつくられた
    一体となった構造物。 18、特許請求の範囲第12項記載の方法でつくられた
    一体となった構造物。 19、伝導体、誘導素子、抵抗体及び蓄電器素子のよう
    な電気素子が内部分布し、電気的な接続を行い得る伝導
    体及び絶縁体の多重パターン構造物の製造法において、 (i)工程(c)において第1のパターンの現像を行っ
    た後、工程(a)〜(c)を繰返すことにより別の支持
    物の上に少なくとも一つの更なるパターンをつくり、 (ii)種々のパターンを積層化して複合生成物をつく
    り、 (iii)工程(ii)において積層物をつくった後最
    後の焼結工程(d)において単一の焼成を行う特許請求
    の範囲第1項記載の方法。 20、隣接した支持物層の間の電気的接続を行うために
    焼結可能支持物を通しで通路(vias)をつくる特許
    請求の範囲第19項記載の方法。 21、特許請求の範囲第19項記載の方法でつくられた
    一体となった構造物。
JP62155621A 1986-07-02 1987-06-24 セラミツクス電子回路をつくるための像形成方法 Pending JPS6315491A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US881421 1986-07-02
US06/881,421 US4828961A (en) 1986-07-02 1986-07-02 Imaging process for forming ceramic electronic circuits

Publications (1)

Publication Number Publication Date
JPS6315491A true JPS6315491A (ja) 1988-01-22

Family

ID=25378447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62155621A Pending JPS6315491A (ja) 1986-07-02 1987-06-24 セラミツクス電子回路をつくるための像形成方法

Country Status (4)

Country Link
US (1) US4828961A (ja)
EP (1) EP0250842B1 (ja)
JP (1) JPS6315491A (ja)
DE (1) DE3750279T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178516A (ja) * 1990-11-14 1992-06-25 Tokimec Inc ジャイロコンパスの誤差修正装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US5209688A (en) * 1988-12-19 1993-05-11 Narumi China Corporation Plasma display panel
US5627013A (en) * 1991-11-14 1997-05-06 Rohm Co., Ltd. Method of forming a fine pattern of ferroelectric film
US5184286A (en) * 1992-03-18 1993-02-02 Martin Marietta Energy Systems, Inc. Process for manufacturing tantalum capacitors
US5481428A (en) * 1992-06-18 1996-01-02 Martin Marietta Energy Systems, Inc. Process for manufacturing multilayer capacitors
US5496682A (en) * 1993-10-15 1996-03-05 W. R. Grace & Co.-Conn. Three dimensional sintered inorganic structures using photopolymerization
DE4440230C2 (de) * 1993-11-10 1999-03-18 Hyundai Electronics Ind Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
US6117612A (en) * 1995-04-24 2000-09-12 Regents Of The University Of Michigan Stereolithography resin for rapid prototyping of ceramics and metals
US7343960B1 (en) 1998-11-20 2008-03-18 Rolls-Royce Corporation Method and apparatus for production of a cast component
US6932145B2 (en) * 1998-11-20 2005-08-23 Rolls-Royce Corporation Method and apparatus for production of a cast component
US6602766B2 (en) * 2000-12-07 2003-08-05 Aem, Inc. Ultraviolet/electron beam forming process for multi-layer electronic components and products thereof
US6652956B2 (en) * 2001-07-24 2003-11-25 International Business Machines Corporation X-ray printing personalization technique
US20060163989A1 (en) * 2002-07-10 2006-07-27 Koji Kawaguchi Blue color filter, and organic electroluminescent device using the same
JP3683891B2 (ja) * 2003-01-31 2005-08-17 Tdk株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4151846B2 (ja) * 2004-03-03 2008-09-17 Tdk株式会社 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法
US20090199392A1 (en) * 2008-02-11 2009-08-13 General Electric Company Ultrasound transducer probes and system and method of manufacture
US8853918B2 (en) * 2011-09-22 2014-10-07 General Electric Company Transducer structure for a transducer probe and methods of fabricating same
KR20140148400A (ko) * 2012-03-28 2014-12-31 도레이 카부시키가이샤 감광성 도전 페이스트 및 도전 패턴의 제조 방법
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108794A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 セラミツク多層配線基板の製造方法
JPS5929160A (ja) * 1982-08-10 1984-02-16 三井化学株式会社 積層成形体
JPS62247587A (ja) * 1986-03-17 1987-10-28 日東電工株式会社 セラミツク基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE631489A (ja) * 1962-04-27
US3549784A (en) * 1968-02-01 1970-12-22 American Lava Corp Ceramic-metallic composite substrate
DE2003982A1 (de) * 1969-02-03 1970-08-06 Cincinnati Milling Machine Co Kupferkaschierte Kunststoffplatte und Verfahren zur Herstellung derselben
GB1256344A (en) * 1969-05-23 1971-12-08 North American Rockwell Photographic manufacture of printed circuits
US3978248A (en) * 1970-12-18 1976-08-31 Hitachi, Ltd. Method for manufacturing composite sintered structure
CH576739A5 (ja) * 1972-08-25 1976-06-15 Ciba Geigy Ag
US3914128A (en) * 1973-06-08 1975-10-21 Du Pont Photohardenable paste compositions having high resolution
US4422914A (en) * 1981-01-16 1983-12-27 W. R. Grace & Co. Polymer composition having terminal alkene and terminal carboxyl groups
US4336320A (en) * 1981-03-12 1982-06-22 Honeywell Inc. Process for dielectric stenciled microcircuits
JPS59150453A (ja) * 1982-12-23 1984-08-28 Toshiba Corp 半導体モジユ−ル用基板の製造方法
US4586972A (en) * 1983-04-05 1986-05-06 Matsushita Electric Industrial Co., Ltd. Method for making multilayer ceramic body
US4555285A (en) * 1983-12-14 1985-11-26 International Business Machines Corporation Forming patterns in metallic or ceramic substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108794A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 セラミツク多層配線基板の製造方法
JPS5929160A (ja) * 1982-08-10 1984-02-16 三井化学株式会社 積層成形体
JPS62247587A (ja) * 1986-03-17 1987-10-28 日東電工株式会社 セラミツク基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178516A (ja) * 1990-11-14 1992-06-25 Tokimec Inc ジャイロコンパスの誤差修正装置

Also Published As

Publication number Publication date
US4828961A (en) 1989-05-09
DE3750279D1 (de) 1994-09-01
EP0250842B1 (en) 1994-07-27
DE3750279T2 (de) 1994-11-17
EP0250842A2 (en) 1988-01-07
EP0250842A3 (en) 1990-05-02

Similar Documents

Publication Publication Date Title
JPS6315491A (ja) セラミツクス電子回路をつくるための像形成方法
JP2761776B2 (ja) 多層回路板の製造方法
TW200541432A (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
JPH024153B2 (ja)
WO1998027795A1 (fr) Carte de circuit possedant un composant electrique et son procede de fabrication
US3502520A (en) Process of making patterned unitary solid bodies from finely divided discrete particles
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
TWI246091B (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
JPH0213472B2 (ja)
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP2003264361A (ja) 回路基板の製造方法
JP3473891B2 (ja) 高周波インダクタの製造方法
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP3651925B2 (ja) 積層コンデンサ基板の製造方法
CN100446137C (zh) 陶瓷生片的制造方法和使用该陶瓷生片的电子部件的制造方法
JP2003324026A (ja) 積層型電子部品の製造方法
KR0151065B1 (ko) 회로기판 및 그 제조방법
JP3216627B2 (ja) インダクタの製造方法
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP2007067427A (ja) 電子部品の構成に用いられるシート
JP3816223B2 (ja) 電気部品を備えた回路基板及びその製造方法
JPH03153308A (ja) セラミックス複合体の製造方法