JPS63153A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS63153A JPS63153A JP61119347A JP11934786A JPS63153A JP S63153 A JPS63153 A JP S63153A JP 61119347 A JP61119347 A JP 61119347A JP 11934786 A JP11934786 A JP 11934786A JP S63153 A JPS63153 A JP S63153A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field insulating
- supply voltage
- isolation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 abstract description 32
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000011295 pitch Substances 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- DRNAQRXLOSUHBQ-UHFFFAOYSA-N cphos Chemical compound CN(C)C1=CC=CC(N(C)C)=C1C1=CC=CC=C1P(C1CCCCC1)C1CCCCC1 DRNAQRXLOSUHBQ-UHFFFAOYSA-N 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、電荷転送装置に於いて、周辺部分のフィール
ド絶縁膜を印加電源電圧に耐える充分な厚さとし、且つ
、受光部分の画素間分離用絶縁膜を前記フィールド絶縁
膜に比較して薄くすることに依り、前記画素間分離用′
４ｆＡ縁膜の横拡がりを低減させ、画素間隔を狭くして
高密度化しても大きな開口率を維持できるようにし、感
度の低下を防止できるようにした。
ド絶縁膜を印加電源電圧に耐える充分な厚さとし、且つ
、受光部分の画素間分離用絶縁膜を前記フィールド絶縁
膜に比較して薄くすることに依り、前記画素間分離用′
４ｆＡ縁膜の横拡がりを低減させ、画素間隔を狭くして
高密度化しても大きな開口率を維持できるようにし、感
度の低下を防止できるようにした。
本発明は、イメージ・センサとして用いられるＣＣＤ
（ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）
など電荷転送装置の改良に関する。
（ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）
など電荷転送装置の改良に関する。
従来、１次元のＣＣＤイメージ・ｔンサに於いては、２
にビット（２０４８素子）のもので受光部分の長さが３
〔口〕であり、そのうち、画素の領域が２． ７ （ａ
ｍ）であり、殆どが画素領域εこ費やされていて、画素
間隔としては、センタ・センタ間、即ち、ピッチとして
１４〔μｍ〕が割り当てられ、従って、画素間分離の為
の絶縁膜も、当然、そのピッチ内に収められている。
にビット（２０４８素子）のもので受光部分の長さが３
〔口〕であり、そのうち、画素の領域が２． ７ （ａ
ｍ）であり、殆どが画素領域εこ費やされていて、画素
間隔としては、センタ・センタ間、即ち、ピッチとして
１４〔μｍ〕が割り当てられ、従って、画素間分離の為
の絶縁膜も、当然、そのピッチ内に収められている。
通常、斯かるＣＣＤイメージ・センサに於ける周辺部分
、例えばレジスタなどは１２（Ｖ）の電源電圧が印加さ
れて動作するようになっていて、また、受光部分は普通
のＭＯＳトランジスタなどと同様に５ 〔■〕の電源電
圧で動作するようになっている。
、例えばレジスタなどは１２（Ｖ）の電源電圧が印加さ
れて動作するようになっていて、また、受光部分は普通
のＭＯＳトランジスタなどと同様に５ 〔■〕の電源電
圧で動作するようになっている。
ところで、前記周辺部分に於ける素子間分離用絶縁膜と
前記受光部分に於ける画素間分離用絶縁膜とは同じ工程
で同時に形成するようにしてあり、その厚さは前記周辺
部分の耐圧を考慮して定められ、約８０００ （人〕程
度とかなり厚く形成しである為、受光部分としては充分
な耐圧を維持することができる。
前記受光部分に於ける画素間分離用絶縁膜とは同じ工程
で同時に形成するようにしてあり、その厚さは前記周辺
部分の耐圧を考慮して定められ、約８０００ （人〕程
度とかなり厚く形成しである為、受光部分としては充分
な耐圧を維持することができる。
現在、斯かるＣＣＤイメージ・センサの多ビット化が進
められていて、５にビットのものが実現されようとして
いる。
められていて、５にビットのものが実現されようとして
いる。
その場合、チップ寸法は２にビットのものと変わりない
ことが条件になるので、簡明の為に例えば４にビットで
考えた場合、画素間隔は７〔μｍ〕となり、５にビット
になれば更に狭くなる。
ことが条件になるので、簡明の為に例えば４にビットで
考えた場合、画素間隔は７〔μｍ〕となり、５にビット
になれば更に狭くなる。
このようになると、画素間分離用絶縁膜の幅が問題とな
り、例えば幅を２ 〔μｍ〕にする場合、マスクとして
は幅を１ 〔μｍ〕にする必要があるから、隣接画素に
対しては、それぞれ０．５〔μｍ〕となってしまい、そ
の製造工程は極めて困難なものとなる。
り、例えば幅を２ 〔μｍ〕にする場合、マスクとして
は幅を１ 〔μｍ〕にする必要があるから、隣接画素に
対しては、それぞれ０．５〔μｍ〕となってしまい、そ
の製造工程は極めて困難なものとなる。
本発明は、必要な耐圧が充分に確保され、し力；も、受
光部分の高密度化を達成した電荷転送装置を提供する。
光部分の高密度化を達成した電荷転送装置を提供する。
ｃ問題点を解決するための手段〕
前記説明したように、従来のＣＣＤイメージ・センサに
於いては、受光部分に於ける画素間分離用絶縁膜は周辺
部分に於ける素子間分離用絶縁膜と同時に形成している
ので、それ等絶縁膜の厚さは同一である。
於いては、受光部分に於ける画素間分離用絶縁膜は周辺
部分に於ける素子間分離用絶縁膜と同時に形成している
ので、それ等絶縁膜の厚さは同一である。
一般に、絶縁膜は厚く形成するほど横方向にも拡がるの
で、横拡がりがなく、幅狭い絶縁膜を形成するには、そ
の膜厚を薄くすれば良い。
で、横拡がりがなく、幅狭い絶縁膜を形成するには、そ
の膜厚を薄くすれば良い。
然しなから、膜厚を薄くすれば耐圧は低下するので、用
い得る電源電圧は低くしなければならないが、周辺部分
に適用している電源電圧を低下させると電荷転送効率が
悪化するので、それは回避しなければならない。
い得る電源電圧は低くしなければならないが、周辺部分
に適用している電源電圧を低下させると電荷転送効率が
悪化するので、それは回避しなければならない。
ところで、受光部分は周辺部分に比較して低い電圧で動
作させるようにしていることは前記の通りであり、従っ
て、受光部分に於ける画素間分離用絶縁膜の耐圧は周辺
部分に於ける素子間分離用絶縁膜のそれに比較して低く
て良い。
作させるようにしていることは前記の通りであり、従っ
て、受光部分に於ける画素間分離用絶縁膜の耐圧は周辺
部分に於ける素子間分離用絶縁膜のそれに比較して低く
て良い。
そこで、本発明に依る電荷転送装置では、印加される電
源電圧（例えば１２（Ｖ））に耐えるのに充分な膜厚を
有する周辺部分のフィールド絶縁膜（例えばフィールド
絶縁膜２）と、該フィールド絶縁膜に比較して薄く形成
することで横拡がりを低減した受光部分（例えば受光部
分１４）の画素間分離用絶縁膜（例えば画素間分離用絶
縁膜３）とを備えた構成になっている。
源電圧（例えば１２（Ｖ））に耐えるのに充分な膜厚を
有する周辺部分のフィールド絶縁膜（例えばフィールド
絶縁膜２）と、該フィールド絶縁膜に比較して薄く形成
することで横拡がりを低減した受光部分（例えば受光部
分１４）の画素間分離用絶縁膜（例えば画素間分離用絶
縁膜３）とを備えた構成になっている。
前記手段を採ることに依り、画素間分離用絶縁膜３の横
拡がりを少な（できる為、画素のピッチを小さくして高
密度化した場合であっても、７０〔％〕以上もの開口率
を維持することができるから、感度の低下は防止され、
また、受光部分に比較して高い電源電圧が印加される周
辺部分に於けるフィールド絶縁膜は充分な耐圧を有する
ものにすることが可能である。
拡がりを少な（できる為、画素のピッチを小さくして高
密度化した場合であっても、７０〔％〕以上もの開口率
を維持することができるから、感度の低下は防止され、
また、受光部分に比較して高い電源電圧が印加される周
辺部分に於けるフィールド絶縁膜は充分な耐圧を有する
ものにすることが可能である。
第１図は本発明一実施例を説明する為のものであり、（
Ａ）は要部平面図、（Ｂ）は図（Ａ）に見られるＮＩＡ
ａ−ａ’に沿う要部断面図、（Ｃ）は図（Ａ）に見られ
る線ｂ−ｂ ’に沿う要部断面図をそれぞれ表している
。
Ａ）は要部平面図、（Ｂ）は図（Ａ）に見られるＮＩＡ
ａ−ａ’に沿う要部断面図、（Ｃ）は図（Ａ）に見られ
る線ｂ−ｂ ’に沿う要部断面図をそれぞれ表している
。
図に於いて、１はｐ−型シリコン半導体基板、２は周辺
部分に於けるフィールド絶縁膜（素子間分離用絶縁膜）
、３は受光部分に於ける画素間分離用絶縁膜、４は周辺
部分に於けるレジスタのｎ型領域、５は受光部分に於け
る接合形成用ｎ型領域、６はｐ１型チャネル・カット領
域、７は多結晶シリコンからなるフォト・ゲート、８は
多結晶シリコンからなるレジスタ用電極、９は転送ゲー
ト、１０は燐珪酸ガラスＣｐｈ ｏ ｓ ｐ ｈ ｏ
ｓ ｉ １ｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）からな
るパンシベーション膜、１１は周辺部分に於けるアルミ
ニウム（ＡＪ）からなる電極、１２は受光部分に於ける
ＡＩからなる電極、１３はレジスタ、１４は受光部分、
１５は開口をそれぞれ示している。
部分に於けるフィールド絶縁膜（素子間分離用絶縁膜）
、３は受光部分に於ける画素間分離用絶縁膜、４は周辺
部分に於けるレジスタのｎ型領域、５は受光部分に於け
る接合形成用ｎ型領域、６はｐ１型チャネル・カット領
域、７は多結晶シリコンからなるフォト・ゲート、８は
多結晶シリコンからなるレジスタ用電極、９は転送ゲー
ト、１０は燐珪酸ガラスＣｐｈ ｏ ｓ ｐ ｈ ｏ
ｓ ｉ １ｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）からな
るパンシベーション膜、１１は周辺部分に於けるアルミ
ニウム（ＡＪ）からなる電極、１２は受光部分に於ける
ＡＩからなる電極、１３はレジスタ、１４は受光部分、
１５は開口をそれぞれ示している。
図から明らかなように、本実施例では、周辺部分の例え
ばレジスタ１３などに於けるフィールド絶縁膜２は例え
ば１２（Ｖ）の電源電圧に耐える為に充分な膜厚を有し
、そして、受光部分１４に於ける画素間分離用絶縁膜３
は例えば５〔ｖ〕の電源電圧に耐える為に充分な膜厚に
なっている。
ばレジスタ１３などに於けるフィールド絶縁膜２は例え
ば１２（Ｖ）の電源電圧に耐える為に充分な膜厚を有し
、そして、受光部分１４に於ける画素間分離用絶縁膜３
は例えば５〔ｖ〕の電源電圧に耐える為に充分な膜厚に
なっている。
従って、フィールド絶縁膜２が厚さ約８０００〔人〕程
度である場合、画素間分離用絶縁膜３は約４０００〜３
０００ （人〕程度にすることができ、その横方向への
拡がりは極めて少なくなって幅狭いものとなる。
度である場合、画素間分離用絶縁膜３は約４０００〜３
０００ （人〕程度にすることができ、その横方向への
拡がりは極めて少なくなって幅狭いものとなる。
図示のような構成を得るには、フィールド絶縁膜２の製
造工程と画素間分離用絶縁膜３の製造工程とを別にする
必要がある。
造工程と画素間分離用絶縁膜３の製造工程とを別にする
必要がある。
第２図乃至第４図は本発明一実施例を製造する場合を説
明する為の工程要所に於ける電荷転送装置の要部切断側
面図であり、以下、これ等の図を参照しつつ説明する。
明する為の工程要所に於ける電荷転送装置の要部切断側
面図であり、以下、これ等の図を参照しつつ説明する。
尚、ここでは、周辺部分に於ける厚い絶縁膜と受光部分
に於ける薄い絶縁膜とを如何に簡単且つ再現性良く形成
するかが問題であるから、次の説明では、その点のみを
取り上げである。
に於ける薄い絶縁膜とを如何に簡単且つ再現性良く形成
するかが問題であるから、次の説明では、その点のみを
取り上げである。
第２図参照
（１） イオン注入法及び熱酸化法など通常の技法を
適用することに依り、ｐ″″型シリコン半導体基板２１
に周辺部分に於けるｐ＋型チャネル・カット領域２２及
び全面を覆う薄い二酸化シリコン（Ｓｉｎ２）からなる
絶縁膜２３を形成する。
適用することに依り、ｐ″″型シリコン半導体基板２１
に周辺部分に於けるｐ＋型チャネル・カット領域２２及
び全面を覆う薄い二酸化シリコン（Ｓｉｎ２）からなる
絶縁膜２３を形成する。
（２）化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法及び通常の
フォト・リソグラフィ技術を適用して、受光部分を覆う
窒化シリコン（Ｓ ｉ ３ Ｎ ４ ）膜２５を形成す
る。
フォト・リソグラフィ技術を適用して、受光部分を覆う
窒化シリコン（Ｓ ｉ ３ Ｎ ４ ）膜２５を形成す
る。
（３）Ｓｉ３Ｎ４膜２５をマスクとする選択熱酸化法（
例えばロコス法）を適用することに依り、周辺部分に厚
さ約７０００ Ｃ人〕程度のフィールド絶縁膜２４を形
成する。
例えばロコス法）を適用することに依り、周辺部分に厚
さ約７０００ Ｃ人〕程度のフィールド絶縁膜２４を形
成する。
第３図参照
（４） 通常のフォト・リソグラフィ技術に於は名レ
ジスト・プロセスを適用することに依り、画素間分離用
絶縁膜を形成すべき領域に対応する個所に開口を有する
フォト・レジ゛スト膜２６を形成する。
ジスト・プロセスを適用することに依り、画素間分離用
絶縁膜を形成すべき領域に対応する個所に開口を有する
フォト・レジ゛スト膜２６を形成する。
（５） ウェット・エツチング法など通常の技法を適
用することに依り、フォト・レジスト膜２６をマスクと
してＳｉ３Ｎ、膜２５のエツチングを行って開口２４Ａ
を形成する。これに依り、開口２４Ａ内には５ｉ０２か
らなる絶縁膜２３の表面が露出される。
用することに依り、フォト・レジスト膜２６をマスクと
してＳｉ３Ｎ、膜２５のエツチングを行って開口２４Ａ
を形成する。これに依り、開口２４Ａ内には５ｉ０２か
らなる絶縁膜２３の表面が露出される。
（６） イオン注入法を適用することに依り、絶縁膜
２３を介してｐ−型シリコン半導体基板２１に例えば硼
素（Ｂ）イオンの打ち込みを行う。これは、画素間分離
用絶縁膜の下にｐ＋型チャネル・カット領域を形成する
為である０図に見られる開口２４Ａ直下の破線はイオン
の打ち込みが行われたことを示している。
２３を介してｐ−型シリコン半導体基板２１に例えば硼
素（Ｂ）イオンの打ち込みを行う。これは、画素間分離
用絶縁膜の下にｐ＋型チャネル・カット領域を形成する
為である０図に見られる開口２４Ａ直下の破線はイオン
の打ち込みが行われたことを示している。
第４図参照
（６） フォト・レジスト膜２６を除去してから再び
熱酸化法を適用することに依り、開口２４Ａ内に露出さ
れたＳ ｉ Ｏ２からなる絶縁膜２３の厚さを増加させ
るべく熱酸化を行う。
熱酸化法を適用することに依り、開口２４Ａ内に露出さ
れたＳ ｉ Ｏ２からなる絶縁膜２３の厚さを増加させ
るべく熱酸化を行う。
これに依り、絶縁膜２３の対応個所の厚さを３０００〜
４０００ （人〕とする。
４０００ （人〕とする。
図に於いては、厚くなった絶縁膜を画素分離用絶縁膜２
８として表しである。尚、記号２７は、活性化されたｐ
＋型チャネル・カット領域を指示している。
８として表しである。尚、記号２７は、活性化されたｐ
＋型チャネル・カット領域を指示している。
（７）マスクとして用いたＳｉ ３ Ｎ ４膜２５を除
去する。
去する。
前記のようにして形成された周辺部分に於けるフィール
ド絶縁膜２４は１２（Ｖ）の電源電圧に対しては充分な
耐性を示す厚さになっていて、また、受光部分に於ける
画素間分離用絶縁膜２８はフィールド絶縁膜２４より薄
くなっているが、５（Ｖ）の電源電圧に対しては充分な
耐性を示す厚さを維持している。そして、そのように画
素間分離用絶縁膜２８が薄く形成されていることから、
横方向の拡がりはフィールド絶縁膜２４と同じ厚さに形
成した場合と比較すると２以下になり、従って、開口１
５（第１図（Ｃ）参照）と画素間分雌用絶縁膜２８との
比である開口率を大きく採ることが可能であり、従来の
技術に依った場合には約５０〔％〕程度になるところを
７０〔％〕以上にまで改善することができる。
ド絶縁膜２４は１２（Ｖ）の電源電圧に対しては充分な
耐性を示す厚さになっていて、また、受光部分に於ける
画素間分離用絶縁膜２８はフィールド絶縁膜２４より薄
くなっているが、５（Ｖ）の電源電圧に対しては充分な
耐性を示す厚さを維持している。そして、そのように画
素間分離用絶縁膜２８が薄く形成されていることから、
横方向の拡がりはフィールド絶縁膜２４と同じ厚さに形
成した場合と比較すると２以下になり、従って、開口１
５（第１図（Ｃ）参照）と画素間分雌用絶縁膜２８との
比である開口率を大きく採ることが可能であり、従来の
技術に依った場合には約５０〔％〕程度になるところを
７０〔％〕以上にまで改善することができる。
第５図乃至第７図は第２図乃至第４図について説明した
フィールド絶縁膜２４及びそれより薄い画素間分離用絶
縁膜２８を形成する工程と異なる工程を説明する為の工
程要所に於ける電荷転送装置の要部切断側面図であり、
以下、これ等の図を参照しつつ説明する。
フィールド絶縁膜２４及びそれより薄い画素間分離用絶
縁膜２８を形成する工程と異なる工程を説明する為の工
程要所に於ける電荷転送装置の要部切断側面図であり、
以下、これ等の図を参照しつつ説明する。
第５図参照
（１） イオン注入法及び熱酸化法など通常の技法を
適用することに依り、ｐ−型シリコン半導体基板２１に
周辺部分に於けるｐ＋型チャネル・カット領域２２及び
受光部分に於けるｐ＋型チャネル・カット領域２７、そ
して、全面を覆う薄い５ｉ０２からなる絶縁膜２３を形
成する。
適用することに依り、ｐ−型シリコン半導体基板２１に
周辺部分に於けるｐ＋型チャネル・カット領域２２及び
受光部分に於けるｐ＋型チャネル・カット領域２７、そ
して、全面を覆う薄い５ｉ０２からなる絶縁膜２３を形
成する。
（２１ＣＶＤ法並びに通常のフォト・リソグラフィ技術
を適用することに依り、受光部分に於ける開口を覆うＳ
ｉ３Ｎ、膜２９を形成する。
を適用することに依り、受光部分に於ける開口を覆うＳ
ｉ３Ｎ、膜２９を形成する。
（３） Ｓ ｉ ３ Ｎ４膜２９をマスクとする選択
熱酸化法を適用することに依り、厚さ３０００〜４００
０ 〔人〕のフィールド絶縁膜２４及び画素間分離用絶
縁膜２８を形成する。
熱酸化法を適用することに依り、厚さ３０００〜４００
０ 〔人〕のフィールド絶縁膜２４及び画素間分離用絶
縁膜２８を形成する。
第６図参照
（４）ＣＶＤ法及び通常のフォト・リソグラフィ技術を
適用することに依り、画素間分離用絶縁膜２８上を覆う
Ｓ ｉ ３ Ｎ ４膜３１を形成する。尚、記号３２は
Ｓｉ３Ｎ４膜３１をパターニングした際にマスクとして
用いたフォト・レジスト膜を指示している。
適用することに依り、画素間分離用絶縁膜２８上を覆う
Ｓ ｉ ３ Ｎ ４膜３１を形成する。尚、記号３２は
Ｓｉ３Ｎ４膜３１をパターニングした際にマスクとして
用いたフォト・レジスト膜を指示している。
第７図参照
（５）前記マスクとして使用したフォト・レジスト膜３
２を除去してから、Ｓｉ３Ｎ４膜２９及び３１をマスク
とする熱酸化法を適用することに依り、露出されている
フィールド絶縁膜２４の厚さを増加させるべく熱酸化を
行う。
２を除去してから、Ｓｉ３Ｎ４膜２９及び３１をマスク
とする熱酸化法を適用することに依り、露出されている
フィールド絶縁膜２４の厚さを増加させるべく熱酸化を
行う。
これに依り、フィールド絶縁膜２４の厚さを約８０００
（人〕程度にする。
（人〕程度にする。
（６）マスクとして用いた５ｉｓＮ４膜２９並びに３１
を除去する。
を除去する。
このようにして形成された周辺部分に於けるフィールド
絶縁膜２４及び受光部分に於ける画素間分離用絶縁膜２
８は第２図乃至第４図について説明した工程で得られた
ものと変わりない利点を持っている。
絶縁膜２４及び受光部分に於ける画素間分離用絶縁膜２
８は第２図乃至第４図について説明した工程で得られた
ものと変わりない利点を持っている。
本発明に依る電荷転送装置に於いては、周辺部分のフィ
ールド絶縁膜を印加電源電圧に耐える充分な厚さとし、
且つ、受光部分の画素間分離用絶縁膜を前記フィールド
絶縁膜に比較して薄くした構成になっている。
ールド絶縁膜を印加電源電圧に耐える充分な厚さとし、
且つ、受光部分の画素間分離用絶縁膜を前記フィールド
絶縁膜に比較して薄くした構成になっている。
このような構成を採ることに依り、画素間分離用絶縁膜
の横拡がりを少なくできる為、画素のピンチを小さくし
て高密度化した場合であっても、７０（％〕以上もの開
口率を維持することができるから、感度の低下は防止さ
れ、また、受光部分に比較して高い電源電圧が印加され
る周辺部分に於けるフィールド絶縁膜は充分な耐圧を有
するものにすることが可能である。
の横拡がりを少なくできる為、画素のピンチを小さくし
て高密度化した場合であっても、７０（％〕以上もの開
口率を維持することができるから、感度の低下は防止さ
れ、また、受光部分に比較して高い電源電圧が印加され
る周辺部分に於けるフィールド絶縁膜は充分な耐圧を有
するものにすることが可能である。
第１図は本発明一実施例を説明する為のもので（Ａ）は
要部平面図、（Ｂ）は図（Ａ）に見られる線ａ−ａ’に
沿う要部断面図、（Ｃ）は線ｂ−ｂ′に沿う要部断面図
、第２図乃至第４図は絶縁膜を形成する方法について説
明する為の工程要所に於ける電荷転送装置の要部切断側
面図、第５図乃至第７図は絶縁膜を形成する他の方法に
ついて説明する為の工程要所に於ける電荷転送装置の要
部切断側面図をそれぞれ表している。 図に於いて、１はｐ−型シリコン半導体基板、２は周辺
部分に於けるフィールド絶縁膜（素子間分離用絶縁膜）
、３は受光部分に於ける画素間分離用絶縁膜、４は周辺
部分に於けるレジスタのｎ型領域、５は受光部分に於け
る接合形成用ｎ型領域、６はｐ＋型チャネル・カット領
域、７は多結晶シリコンからなるフォト・ゲート、８は
多結晶シリコンからなるレジスタ用電極、９は転送ゲー
ト、１０はＰＳＧからなるパッシベーション膜、１１は
周辺部分に於けるＡｌからなる電極、１２は受光部分に
於けるＡ７！からなる電極、１３はレジスタ、１４は受
光部分、１５は開口をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − ＪＵＪｉ！ｌ司 ３ と第２図 第３図 第６図 第７図
要部平面図、（Ｂ）は図（Ａ）に見られる線ａ−ａ’に
沿う要部断面図、（Ｃ）は線ｂ−ｂ′に沿う要部断面図
、第２図乃至第４図は絶縁膜を形成する方法について説
明する為の工程要所に於ける電荷転送装置の要部切断側
面図、第５図乃至第７図は絶縁膜を形成する他の方法に
ついて説明する為の工程要所に於ける電荷転送装置の要
部切断側面図をそれぞれ表している。 図に於いて、１はｐ−型シリコン半導体基板、２は周辺
部分に於けるフィールド絶縁膜（素子間分離用絶縁膜）
、３は受光部分に於ける画素間分離用絶縁膜、４は周辺
部分に於けるレジスタのｎ型領域、５は受光部分に於け
る接合形成用ｎ型領域、６はｐ＋型チャネル・カット領
域、７は多結晶シリコンからなるフォト・ゲート、８は
多結晶シリコンからなるレジスタ用電極、９は転送ゲー
ト、１０はＰＳＧからなるパッシベーション膜、１１は
周辺部分に於けるＡｌからなる電極、１２は受光部分に
於けるＡ７！からなる電極、１３はレジスタ、１４は受
光部分、１５は開口をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − ＪＵＪｉ！ｌ司 ３ と第２図 第３図 第６図 第７図
Claims (1)
- 【特許請求の範囲】 印加される電源電圧に耐えるのに充分な膜厚を有する周
辺部分のフィールド絶縁膜と、 該フィールド絶縁膜に比較して薄く形成することで横拡
がりを低減した受光部分の画素間分離用絶縁膜と を備えてなることを特徴とする電荷転送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119347A JPS63153A (ja) | 1986-05-26 | 1986-05-26 | 電荷転送装置 |
| KR1019870005053A KR900008650B1 (ko) | 1986-05-26 | 1987-05-21 | 이매지 센서 |
| DE3788978T DE3788978T2 (de) | 1986-05-26 | 1987-05-26 | Halbleiterbildsensor und Herstellungsverfahren dafür. |
| EP87401187A EP0247942B1 (en) | 1986-05-26 | 1987-05-26 | Semiconductor image sensor and a method for fabricating same |
| US07/346,268 US4910568A (en) | 1986-05-26 | 1989-05-01 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119347A JPS63153A (ja) | 1986-05-26 | 1986-05-26 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63153A true JPS63153A (ja) | 1988-01-05 |
Family
ID=14759238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61119347A Pending JPS63153A (ja) | 1986-05-26 | 1986-05-26 | 電荷転送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4910568A (ja) |
| EP (1) | EP0247942B1 (ja) |
| JP (1) | JPS63153A (ja) |
| KR (1) | KR900008650B1 (ja) |
| DE (1) | DE3788978T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8901156A (nl) * | 1989-05-08 | 1990-12-03 | Imec Inter Uni Micro Electr | Stralingsgevoelig orgaan of sensor in retina-achtige configuratie. |
| JPH03181282A (ja) * | 1989-12-11 | 1991-08-07 | Fuji Photo Film Co Ltd | 固体撮像デバイス |
| DE4116694C2 (de) * | 1990-05-31 | 2001-10-18 | Fuji Electric Co Ltd | Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP2903812B2 (ja) * | 1991-12-10 | 1999-06-14 | 日本電気株式会社 | 固体撮像装置 |
| JP2970307B2 (ja) * | 1993-05-17 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| EP2109143B1 (en) * | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| US8605187B2 (en) * | 2009-06-01 | 2013-12-10 | Truesense Imaging, Inc. | CCD image sensors having multiple lateral overflow drain regions for a horizontal shift register |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8476681B2 (en) * | 2009-09-17 | 2013-07-02 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| US9739046B2 (en) | 2014-03-12 | 2017-08-22 | Joseph S. Miskovich | Modular stormwater retention and management system |
| US10597861B2 (en) | 2014-03-12 | 2020-03-24 | J.M. Sales Associates, Inc. | Modular stormwater retention system |
| USD840498S1 (en) | 2017-08-09 | 2019-02-12 | J.M. Sales Associates, Inc. | Modular fluid retention and management tray |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598350A (ja) * | 1982-07-06 | 1984-01-17 | Nec Corp | 半導体集積回路装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588374A (en) * | 1978-12-27 | 1980-07-04 | Fujitsu Ltd | Charge transferring device |
| US4484210A (en) * | 1980-09-05 | 1984-11-20 | Nippon Electric Co., Ltd. | Solid-state imaging device having a reduced image lag |
| US4378565A (en) * | 1980-10-01 | 1983-03-29 | General Electric Company | Integrated circuit and method of making same |
| JPS6057780A (ja) * | 1983-09-07 | 1985-04-03 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| US4658278A (en) * | 1985-04-15 | 1987-04-14 | Rca Corporation | High density charge-coupled device imager and method of making the same |
| US4675982A (en) * | 1985-10-31 | 1987-06-30 | International Business Machines Corporation | Method of making self-aligned recessed oxide isolation regions |
-
1986
- 1986-05-26 JP JP61119347A patent/JPS63153A/ja active Pending
-
1987
- 1987-05-21 KR KR1019870005053A patent/KR900008650B1/ko not_active IP Right Cessation
- 1987-05-26 EP EP87401187A patent/EP0247942B1/en not_active Expired - Lifetime
- 1987-05-26 DE DE3788978T patent/DE3788978T2/de not_active Expired - Fee Related
-
1989
- 1989-05-01 US US07/346,268 patent/US4910568A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598350A (ja) * | 1982-07-06 | 1984-01-17 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870011699A (ko) | 1987-12-26 |
| US4910568A (en) | 1990-03-20 |
| EP0247942A2 (en) | 1987-12-02 |
| DE3788978D1 (de) | 1994-03-17 |
| KR900008650B1 (ko) | 1990-11-26 |
| EP0247942A3 (en) | 1990-09-26 |
| DE3788978T2 (de) | 1994-05-19 |
| EP0247942B1 (en) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153A (ja) | 電荷転送装置 | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| JPS5980966A (ja) | ゲ−ト−絶縁体−半導体形素子を含む集積回路のゲ−ト構造及び該構造を用いる集積回路製造法 | |
| US5240873A (en) | Method of making charge transfer device | |
| JPH05226378A (ja) | 電荷転送素子の製法 | |
| US7382003B2 (en) | Solid-state image pick-up unit and method of manufacturing the same | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JP3071615B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000106425A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JP2925910B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS6345856A (ja) | 固体撮像素子 | |
| JP2003318384A (ja) | 固体撮像素子およびその製造方法 | |
| JPH05152557A (ja) | Ｃｃｄ固体撮像素子およびその製造方法 | |
| JP2000124435A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0358485A (ja) | 縦型ｍｏｓｆｅｔ装置の製造方法 | |
| JP2780294B2 (ja) | 固体撮像素子 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPH03136348A (ja) | 不揮発性メモリ素子の製造方法 | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH05283668A (ja) | 固体撮像装置 | |
| JP2001291857A (ja) | 固体撮像素子の製造方法 | |
| JPH0834307B2 (ja) | 固体撮像素子の製造方法 |