JPS63152196A - 電源供給構造 - Google Patents
電源供給構造Info
- Publication number
- JPS63152196A JPS63152196A JP30043386A JP30043386A JPS63152196A JP S63152196 A JPS63152196 A JP S63152196A JP 30043386 A JP30043386 A JP 30043386A JP 30043386 A JP30043386 A JP 30043386A JP S63152196 A JPS63152196 A JP S63152196A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- printed circuit
- circuit board
- power
- bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 241000511976 Hoya Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体素子が実装されたプリント基板の背面に電源バー
を張架し、該電源バーと該背面との間に電源ブロックを
設けることにより、電源の供給が該電源プロ・ツクを介
してプリント基(反の中央部に位置されたそれぞれの電
源パッドに行われるようにし、該プリント基板に於ける
該電源の供給路の長さが視力短くなるようにしたもので
ある。
を張架し、該電源バーと該背面との間に電源ブロックを
設けることにより、電源の供給が該電源プロ・ツクを介
してプリント基(反の中央部に位置されたそれぞれの電
源パッドに行われるようにし、該プリント基板に於ける
該電源の供給路の長さが視力短くなるようにしたもので
ある。
本発明は半導体素子が実装されたプリント基板には所定
の電源が電源バーによって供給されるように形成された
電源供給構造に係わり、特に、該プリント基板の背面に
電源ブロックを係止することで、該プリント基板の中央
部に電源の供給が行われるように形成された電源供給構
造に関する。
の電源が電源バーによって供給されるように形成された
電源供給構造に係わり、特に、該プリント基板の背面に
電源ブロックを係止することで、該プリント基板の中央
部に電源の供給が行われるように形成された電源供給構
造に関する。
複数の半導体素子が配列されることで実装されたプリン
ト基板に対する電源の供給は、一般的に電源バーをプリ
ント基板の近傍に張架し、該電源バーをプリント基板に
備えられた電源パッドに接続することで行われるように
形成されている。
ト基板に対する電源の供給は、一般的に電源バーをプリ
ント基板の近傍に張架し、該電源バーをプリント基板に
備えられた電源パッドに接続することで行われるように
形成されている。
このような電源パットは、通常、プリント基板の端面部
に設けられているため、特に、外形の大きな大型のプリ
ント基板の場合は、該電源パッドより各回路網に接続す
る電源パターンとしては線路長が長くなり、電位のドロ
ップが生じる。
に設けられているため、特に、外形の大きな大型のプリ
ント基板の場合は、該電源パッドより各回路網に接続す
る電源パターンとしては線路長が長くなり、電位のドロ
ップが生じる。
したがって、電位のドロップが生じることのないように
するためには、電源パターンとして断面積の大きなパタ
ーンを配慮することが必要となり、断面積の大きなパタ
ーンを配設するとプリント基板の実装効率を低下させる
ことになる。
するためには、電源パターンとして断面積の大きなパタ
ーンを配慮することが必要となり、断面積の大きなパタ
ーンを配設するとプリント基板の実装効率を低下させる
ことになる。
そこで、このような大型のプリント基板に対する電源の
供給は断面積の大きなパターンを設けることなく、実装
効率が低下することなく形成されることが望まれている
。
供給は断面積の大きなパターンを設けることなく、実装
効率が低下することなく形成されることが望まれている
。
従来は第4図の従来の説明図に示すように構成されてい
た。第4図の(a)は正面図、(b)は平面図である。
た。第4図の(a)は正面図、(b)は平面図である。
第4図の(b)に示すように、張架された電源バー10
はプリント基板1の背面1Bの両端部にボルト12よっ
て係止され1、実装面IAには複数の半導体素子2が配
列されて実装され、更に、それぞれの半導体素子2はカ
バー11によって覆われることで構成されていた。
はプリント基板1の背面1Bの両端部にボルト12よっ
て係止され1、実装面IAには複数の半導体素子2が配
列されて実装され、更に、それぞれの半導体素子2はカ
バー11によって覆われることで構成されていた。
そこで、それぞれの電源バー10の端子片10Aを(a
)に示すように電源ユニットの電源出力端子にケーブル
などによって接続することで、それぞれの端子片10A
には所定の電位のりl+ v、、 Gの電源の接続が行
われ、ポル1−12を介してプリント基板lの電源パッ
ドIEに供給される。
)に示すように電源ユニットの電源出力端子にケーブル
などによって接続することで、それぞれの端子片10A
には所定の電位のりl+ v、、 Gの電源の接続が行
われ、ポル1−12を介してプリント基板lの電源パッ
ドIEに供給される。
したがって、プリント基板1に実装された半導体素子2
に対する電源の供給は、電源パッドIEよりパターン配
線によって接続されることで行われる。
に対する電源の供給は、電源パッドIEよりパターン配
線によって接続されることで行われる。
このような構成では、それぞれの電源はプリント基板1
の両端部に接続されているため、実装された半導体素子
2に対する電源の供給は両端部に位置した距離が近い方
の電源パッドIEのいづれかに接続することが行われ、
電位のドロップを極力少なくするようにパターン配線を
配慮する必要がある。
の両端部に接続されているため、実装された半導体素子
2に対する電源の供給は両端部に位置した距離が近い方
の電源パッドIEのいづれかに接続することが行われ、
電位のドロップを極力少なくするようにパターン配線を
配慮する必要がある。
しかし、プリント基板1が大型の場合は、両端部に設け
られた距離が近い方の電源パッドIEよりパターン配線
によって接続しても、最長のパターン配線としては第4
図の(a)に示すよう「イ」から「口」に接続される長
い距離になる。
られた距離が近い方の電源パッドIEよりパターン配線
によって接続しても、最長のパターン配線としては第4
図の(a)に示すよう「イ」から「口」に接続される長
い距離になる。
したがって、電位のドロップを極力少なくするためには
、例えば、電源を接続するパターン配線の幅を太くし、
断面積の大きなパターン配線を設けることになり、プリ
ント基板lの実装効率が悪(なる問題を存していた。
、例えば、電源を接続するパターン配線の幅を太くし、
断面積の大きなパターン配線を設けることになり、プリ
ント基板lの実装効率が悪(なる問題を存していた。
7・。
第1図は本発明の原理側面回出ある。
第1図に示すように、電源バー(3)をプリント基板(
1)の背面(1B)に張架すると共に、一端(4B)が
導体層(3A)に固着され、他端(4C)には該プリン
ト基板(1)の中央部に設けられた貫通穴(1C)に挿
入され、ナンド(5)が螺着されるスタ・7ド(4八)
を有する電源ブロック(4)が該電源バー(3)と該背
面(1B)との間隔に設けられるように構成したもので
ある。
1)の背面(1B)に張架すると共に、一端(4B)が
導体層(3A)に固着され、他端(4C)には該プリン
ト基板(1)の中央部に設けられた貫通穴(1C)に挿
入され、ナンド(5)が螺着されるスタ・7ド(4八)
を有する電源ブロック(4)が該電源バー(3)と該背
面(1B)との間隔に設けられるように構成したもので
ある。
このように構成することによって前述の問題点は解決さ
れる。
れる。
即ち、プリント基板の背面に電源バーを張架させ、電源
バーより電源ブロックを介してプリント基板に電源の接
続するようにすると、電源パ・7ドはプリント基板の中
央部に設けることができる。
バーより電源ブロックを介してプリント基板に電源の接
続するようにすると、電源パ・7ドはプリント基板の中
央部に設けることができる。
したがって、それぞれの半導体素子に供給する電源のパ
ターン配線の距離は短くなり、電位のドロップを減少さ
せることができるため、従来のようなパターン配線の幅
を太くする必要がなくなり、通常のパターン配線を用い
ることができ、実装効率の向上を図ることができる。
ターン配線の距離は短くなり、電位のドロップを減少さ
せることができるため、従来のようなパターン配線の幅
を太くする必要がなくなり、通常のパターン配線を用い
ることができ、実装効率の向上を図ることができる。
以下本発明を第2図および第3図を参考に詳細に説明す
る。第2図は本発明による一実施例の説明図で、(a)
は正面図、(b)は平面図、(C)は斜視図。
る。第2図は本発明による一実施例の説明図で、(a)
は正面図、(b)は平面図、(C)は斜視図。
第3図は本発明の説明図で、(a)は要部断面図。
(b)は説明図である。全図を通じて、同一符号は同一
対象物を示す。
対象物を示す。
第7図の(b)に示すように、プリント基板1の背面I
nに電源バー3を張架し、電源バー3からプリント基板
1に供給される電源は電源ブロック4を介して行われる
ようにしたもので、その他は前述と同じ構成である。
nに電源バー3を張架し、電源バー3からプリント基板
1に供給される電源は電源ブロック4を介して行われる
ようにしたもので、その他は前述と同じ構成である。
この電源ブロック4は(c)に示すように、ポスト44
.4−2.4−3を絶縁部材4Dを介して固着すること
によって形成され、また、それぞれのポスト4−1.4
−2.4−3にはスタッド4Aが設けられている。
.4−2.4−3を絶縁部材4Dを介して固着すること
によって形成され、また、それぞれのポスト4−1.4
−2.4−3にはスタッド4Aが設けられている。
このような電源ブロック4は第3図の(a)に示t!i
!l すように、電源ブロック4の一14Bを電源バー3のそ
れぞれの導体にネジ14によって連結し、他面4Cをプ
リント基板1の背面1Bに当接され、スタ。
!l すように、電源ブロック4の一14Bを電源バー3のそ
れぞれの導体にネジ14によって連結し、他面4Cをプ
リント基板1の背面1Bに当接され、スタ。
ド4Aをプリント基板1の貫通穴lCに挿入し、ナツト
5を螺着することで、それぞれの遵体層3Aに供給され
た所定の電源、例えば、ポスト4−1によってはアース
Gが、ボスl−4−2によっては電圧1/1が、更に、
ポスト4−3によっては電圧v2が電源パッド10に接
続され、プリント基板1に実装された半導体素子2に対
する電源の供給が行われる。
5を螺着することで、それぞれの遵体層3Aに供給され
た所定の電源、例えば、ポスト4−1によってはアース
Gが、ボスl−4−2によっては電圧1/1が、更に、
ポスト4−3によっては電圧v2が電源パッド10に接
続され、プリント基板1に実装された半導体素子2に対
する電源の供給が行われる。
このように構成すると、第2図の(a)に示すように、
電源パッド10をプリント基板1の中央部に配設するこ
とができ、電源を供給するパターン配線の最長としては
「イ」から「口Jに示す距離となり、従来のプリント基
板1の両端に電源パッドIEが配設された場合の第4図
の(a)の「イ」から「口」の距離と比較して明らかに
短くすることができる。
電源パッド10をプリント基板1の中央部に配設するこ
とができ、電源を供給するパターン配線の最長としては
「イ」から「口Jに示す距離となり、従来のプリント基
板1の両端に電源パッドIEが配設された場合の第4図
の(a)の「イ」から「口」の距離と比較して明らかに
短くすることができる。
したがって、電源の供給を行うパターン配線の幅を太(
し、パターン配線の断面積を大きくするようなことは不
要となる。
し、パターン配線の断面積を大きくするようなことは不
要となる。
また、このような電源バー3の張架は、第2図の(b)
に示すように、プリント基板1の背面1Bに電源ユニッ
ト13を配設し、電源ユニット13によって張架するよ
うにするも可能となり、この場合はと電源の供給路の線
路抵抗をより低くす漬ことができ、しかも、実装スペー
スの効率化を図ることができる利点がある。
に示すように、プリント基板1の背面1Bに電源ユニッ
ト13を配設し、電源ユニット13によって張架するよ
うにするも可能となり、この場合はと電源の供給路の線
路抵抗をより低くす漬ことができ、しかも、実装スペー
スの効率化を図ることができる利点がある。
更に、このようなプリント基板1に実装された半導体素
子2に対しては、通常、矢印Fに示すエアの送風によっ
て冷却が行われるため、中央部に電源パッド10を設け
ることで、半導体素子2の実装が歯抜けの状態になり、
乱流によってエアの流通が悪くなることが考えられる。
子2に対しては、通常、矢印Fに示すエアの送風によっ
て冷却が行われるため、中央部に電源パッド10を設け
ることで、半導体素子2の実装が歯抜けの状態になり、
乱流によってエアの流通が悪くなることが考えられる。
しかし、このような電源パッド10を設けたA部の箇所
に対しては第3図の(b)に示すように、半導体素子2
と同し形状のフィン17を取り付けることが可能である
。
に対しては第3図の(b)に示すように、半導体素子2
と同し形状のフィン17を取り付けることが可能である
。
このフィン17の取り付けは、電源パッド10の所定箇
所に取付穴15を設け、ピン16を取付穴15に挿入す
ることで行うことができ、前述のような歯抜けの状態を
防ぎ、エアの流通を害することを防止するす4ことがで
きる。
所に取付穴15を設け、ピン16を取付穴15に挿入す
ることで行うことができ、前述のような歯抜けの状態を
防ぎ、エアの流通を害することを防止するす4ことがで
きる。
〔発明の効果)
以上説明したように、本発明によれば、電源を供給する
電源パットをプリント基板の中央部に配が゛ 設させること蕗できるため、半導体素子に接続される電
源を供給するパターン配線の配線長を短くすることがで
きる。
電源パットをプリント基板の中央部に配が゛ 設させること蕗できるため、半導体素子に接続される電
源を供給するパターン配線の配線長を短くすることがで
きる。
したがって、電位のドロップが減少するため、パターン
配線の幅を従来のように太くする必要がなくなり、プリ
ンl−基板の実装効率を向上させることが行え、実用的
効果は大である。
配線の幅を従来のように太くする必要がなくなり、プリ
ンl−基板の実装効率を向上させることが行え、実用的
効果は大である。
第1図は本発明の原理側面図。
第2図は本発明による一実施例の説明図で、(a)は正
面図、(b)は平面図、(C)は斜視図1第3図は本発
明の説明図で、(a) 、’よ要部断面図。 (b)は説明図。 第4図は従来の説明図で、(a)は正面図、(b)は平
面図である。 図において、 1はプリント基板、 2は半導体素子。 3は電源バー、 4は電源ブロック。 IAは実装面、 1Bは背面。 1Cは貫通穴、 10は電源パ・ノド。 3八は導体層、 3Bは絶縁層。 4Aはスタッド、 4Bは一端。 4Cは他端を示す。 ホ谷珂■P理イσ0■■ 声 1 z cb) CC) 苅\φ5コ月に:、イ、−゛打@・し1]ρづt5月2
つ手 7 口 (aつ (b) 1NN俗用[F]3オ別a 不 3 ・口
面図、(b)は平面図、(C)は斜視図1第3図は本発
明の説明図で、(a) 、’よ要部断面図。 (b)は説明図。 第4図は従来の説明図で、(a)は正面図、(b)は平
面図である。 図において、 1はプリント基板、 2は半導体素子。 3は電源バー、 4は電源ブロック。 IAは実装面、 1Bは背面。 1Cは貫通穴、 10は電源パ・ノド。 3八は導体層、 3Bは絶縁層。 4Aはスタッド、 4Bは一端。 4Cは他端を示す。 ホ谷珂■P理イσ0■■ 声 1 z cb) CC) 苅\φ5コ月に:、イ、−゛打@・し1]ρづt5月2
つ手 7 口 (aつ (b) 1NN俗用[F]3オ別a 不 3 ・口
Claims (1)
- 実装面(1A)に半導体素子(2)が配列されること
で実装されたプリント基板(1)と、複数の導体層(3
A)と絶縁層(3B)とが積層されて形成された電源バ
ー(3)とを備え、該電源バー(3)を張架し、それぞ
れの該導体層(3A)に所定の電源を接続することで該
プリント基板(1)の所定の電源パット(10)に該電
源の供給が行われる電源供給構造において、前記電源バ
ー(3)を前記プリント基板(1)の背面(1B)に張
架すると共に、一端(4B)が前記導体層(3A)に固
着され、他端(4C)には該プリント基板(1)の中央
部に設けられた貫通穴(1C)に挿入され、ナット(5
)が螺着されるスタッド(4A)を有する電源ブロック
(4)が該電源バー(3)と該背面(1B)との間隔に
設けられて成ることを特徴とする電源供給構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30043386A JPS63152196A (ja) | 1986-12-16 | 1986-12-16 | 電源供給構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30043386A JPS63152196A (ja) | 1986-12-16 | 1986-12-16 | 電源供給構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63152196A true JPS63152196A (ja) | 1988-06-24 |
Family
ID=17884747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30043386A Pending JPS63152196A (ja) | 1986-12-16 | 1986-12-16 | 電源供給構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63152196A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10251294B2 (en) | 2016-04-25 | 2019-04-02 | Fujitsu Limited | Power supply structure |
-
1986
- 1986-12-16 JP JP30043386A patent/JPS63152196A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10251294B2 (en) | 2016-04-25 | 2019-04-02 | Fujitsu Limited | Power supply structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5451815A (en) | Semiconductor device with surface mount package adapted for vertical mounting | |
US5050039A (en) | Multiple circuit chip mounting and cooling arrangement | |
US6121554A (en) | Printed wiring board | |
EP1327265B1 (en) | Electronic module having canopy-type carriers | |
EP1264347B1 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
JPH05218285A (ja) | 集積回路チップ・パッケージ | |
US5359493A (en) | Three dimensional multi-chip module with integral heat sink | |
JPH06350015A (ja) | 半導体装置 | |
US5353194A (en) | Modular power circuit assembly | |
JPS63152196A (ja) | 電源供給構造 | |
JPH0519316B2 (ja) | ||
JPH05206604A (ja) | 複数プリント基板の接合体 | |
US5260602A (en) | Hybrid integrated-circuit device having an asymmetrical thermal dissipator | |
JPH0966689A (ja) | Icカード | |
JP2687739B2 (ja) | 電源供給構造 | |
JPS6062168A (ja) | 固体発光表示装置 | |
JPS6232682A (ja) | 三次元回路構造体における集積密度向上方法 | |
JPH0476211B2 (ja) | ||
JPS62219996A (ja) | 電子部品の実装構造 | |
JPH0615425Y2 (ja) | 銅バー結合形基板 | |
JPH04239755A (ja) | 集積回路パッケージ | |
JPS59177979U (ja) | 電源供給構造 | |
KR100206975B1 (ko) | 반도체 패키지 | |
JPS625683A (ja) | 電子デバイス素子支持用基板 | |
JPS5947621A (ja) | バツクボ−ドの給電方法 |