JP2906677B2 - 集積回路パッケージ - Google Patents

集積回路パッケージ

Info

Publication number
JP2906677B2
JP2906677B2 JP668191A JP668191A JP2906677B2 JP 2906677 B2 JP2906677 B2 JP 2906677B2 JP 668191 A JP668191 A JP 668191A JP 668191 A JP668191 A JP 668191A JP 2906677 B2 JP2906677 B2 JP 2906677B2
Authority
JP
Japan
Prior art keywords
integrated circuit
power supply
wiring board
circuit package
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP668191A
Other languages
English (en)
Other versions
JPH04239755A (ja
Inventor
和彦 梅澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP668191A priority Critical patent/JP2906677B2/ja
Publication of JPH04239755A publication Critical patent/JPH04239755A/ja
Application granted granted Critical
Publication of JP2906677B2 publication Critical patent/JP2906677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置等の電子
機器に使用される集積回路パッケージに関する。
【0002】
【従来の技術】大型の情報処理装置等の電子機器は集積
回路素子を多数搭載し相互の配線を施した配線基盤を複
数枚架に収容して構成されている。近年機器の高性能化
に対する要求は増大しており、これを実現するためには
集積回路素子をできる限り密に実装し、素子間の配線を
最短にする必要がある。これらの要求を満たすものとし
てセラミック板などに高密度配線を形成し多数個の集積
回路素子を搭載した集積回路パッケージが数種実用化さ
れるに到っている。
【0003】図3にこの種の集積回路パッケージを示
す。図3において、301は集積回路素子、302は配
線基板で集積回路素子301が複数搭載されている。3
03は入出力ピンで外部との信号の入出力のほか集積回
路素子301への電源供給に用いられている。また配線
基板302には枠304を固着し、枠304をマザーボ
ードへの固定、集積回路素地302の冷却のための部品
の取り付けに使用する。
【0004】
【発明が解決しようとする課題】上述した従来の集積回
路パッケージは入出力ピンにより外部との信号の接続と
集積回路素子への電源供給との両方に使用されているた
め、集積回路素子の集積度の大規模化、パッケージの高
電力化が進むと外部との接続信号数、供給電流とともに
増加するためピンあたりの供給電流をある値以下に抑え
ピン部分での電圧降下を小さくしようとするとピンの絶
対数が不足する。逆に電源ピンの本数を抑えピンあたり
の電源を大きくするとピンの前記抵抗による電圧降下、
発熱が問題となる。
【0005】
【課題を解決するための手段】本発明は、配線基板上に
複数個の集積回路素子を搭載し、前記配線基板上に枠を
固着してなる集積回路パッケージにおいて、前記配線基
板の集積回路素子搭載面に設けられた電源供給のための
給電パッドと、前記給電パッドに固着された給電端子
と、前記配線基板の裏面に設けられた外部との信号接続
専用の入出力ピンと、外部電源および前記供給端子に接
続され前記枠に取り付けられた給電部品とを具備するこ
とを特徴とする。
【0006】
【実施例】次に、本発明の集積回路パッケージについて
図面を参照して説明する。
【0007】図1は本発明の一実施例を示す斜視図、図
2はその縦断面図である。1は集積回路素子、2は集積
回路素子1を多数個搭載した配線基板である。配線基板
2の表面には集積回路素子1をはんだ付け等により接続
するための接続パッド3の他に、外部より電源を供給す
るための給電パッド4が設けられている。また、基板2
の裏面には外部との信号の接続のための入出力ピン5を
具備している。
【0008】6は集積回路パッケージをマザーボードに
固定したり、集積回路素子1を冷却するための部品を取
り付けるために配線基板2に固着される枠である。さら
に枠6には配線基板2に電源を供給するための給電部品
7が各辺に取り付けられる。給電部品7と枠6とは絶縁
ワッシャ8を使用してねじ9により固着されるので電気
的に絶縁されている。
【0009】また配線基板2の給電パッド4には穴が設
けられ給電端子10が挿入され給電パッド4にはんだ付
けにより電気的に接続される。給電部品7と給電端子1
0とはねじ11により接続され、給電部品7の外部電源
接続端子12に外部電源に接続されたバスあるいはケー
ブルを接続することにより配線基板2上に搭載された集
積回路素子1への電源供給が可能となる。
【0010】したがって配線基板2の裏面に設けた入出
力ピン5は信号接続専用とすることができるので集積回
路素子1の集積度が増大したことによる外部との信号接
続数の増大に対処できる。また給電部品7には銅などの
電気抵抗の小さい材料を用いることができ、断面積も大
きくできるので大電流を流したときの電圧降下も小さく
抑えることができる。
【0011】
【発明の効果】以上説明したように本発明は配線基板上
に設けた給電パッドに給電端子を取り付け、給電端子を
介して外部からの電源を接続して配線基板上の集積回路
素子に給電する構造としたことにより、入出力ピンを信
号接続専用として多数の信号接続が可能となり、かつ供
給電源の電圧降下の小さい集積回路パッケージを実現で
きる。
【0012】さらに、配線基板に固着した枠に取り付け
た給電部品と配線基板上の給電端子を接続、給電部品に
外部からの電源を接続することにより、簡単な構造で入
出力ピンを信号接続専用として多数の信号接続が可能と
なり、かつ給電電源の電圧降下の小さい集積回路パッケ
ージを実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す斜視図である。
【図2】図1に示す実施例の縦断面図である。
【図3】従来の集積回路パッケージの断面図である。
【符号の説明】
1 集積回路素子 2 配線基板 3 接続パッド 4 給電パッド 5 入出力ピン 6 枠 7 給電部品 8 絶縁ワッシャ 9 ねじ 10 給電端子 11 ねじ 12 外部電源接続端子 301 集積回路素子 302 配線基板 303 入出力ピン 304 枠

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 配線基板上に複数個の集積回路素子を搭
    載し、前記配線基板上に枠を固着してなる集積回路パッ
    ケージにおいて、前記配線基板の集積回路素子搭載面に
    設けられた電源供給のための給電パッドと、前記給電パ
    ッドに固着された給電端子と、前記配線基板の裏面に
    けられた外部との信号接続専用の入出力ピンと、外部電
    源および前記供給端子に接続され前記枠に取り付けられ
    た給電部品とを具備することを特徴とする集積回路パッ
    ケージ。
JP668191A 1991-01-24 1991-01-24 集積回路パッケージ Expired - Fee Related JP2906677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP668191A JP2906677B2 (ja) 1991-01-24 1991-01-24 集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP668191A JP2906677B2 (ja) 1991-01-24 1991-01-24 集積回路パッケージ

Publications (2)

Publication Number Publication Date
JPH04239755A JPH04239755A (ja) 1992-08-27
JP2906677B2 true JP2906677B2 (ja) 1999-06-21

Family

ID=11645110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP668191A Expired - Fee Related JP2906677B2 (ja) 1991-01-24 1991-01-24 集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP2906677B2 (ja)

Also Published As

Publication number Publication date
JPH04239755A (ja) 1992-08-27

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
US6018465A (en) Apparatus for mounting a chip package to a chassis of a computer
JP3045308B2 (ja) 熱特性及び信号対雑音比が改良された高速ccd像センサの取り付け装置
US6979784B1 (en) Component power interface board
US6556455B2 (en) Ultra-low impedance power interconnection system for electronic packages
KR101340512B1 (ko) 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JPH09283695A (ja) 半導体実装構造
US5892275A (en) High performance power and ground edge connect IC package
US6175509B1 (en) Space efficient local regulator for a microprocessor
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
EP1362502B1 (en) Arrangement with an integrated circuit mounted on a bearing means and a power supply module arrangement
JP2002158420A (ja) プリント基板の電源線および信号線の接続方法ならびに電気機器
US6137688A (en) Apparatus for retrofit mounting a VLSI chip to a computer chassis for current supply
JPH05102648A (ja) プリント基板
EP1425945B1 (en) Pin-free socket compatible with optical-electrical interconnects
JP2906677B2 (ja) 集積回路パッケージ
US6757175B1 (en) Method and embedded bus bar structure for implementing power distribution
US6924439B1 (en) Signal conducting applique and method for use with printed circuit board
JPH0519316B2 (ja)
JP2002111260A (ja) 電子機器の放熱構造
US7312522B2 (en) Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
JPH0966689A (ja) Icカード
JPH0555719A (ja) 回路基板装置
JPS62527B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees