JPS63148712A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS63148712A JPS63148712A JP29340886A JP29340886A JPS63148712A JP S63148712 A JPS63148712 A JP S63148712A JP 29340886 A JP29340886 A JP 29340886A JP 29340886 A JP29340886 A JP 29340886A JP S63148712 A JPS63148712 A JP S63148712A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- operational amplifier
- threshold level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title description 9
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 102200033028 rs587777512 Human genes 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路に係シ、特にスレッショルドレベルの
設定の容易な波形整形回路に関するものである。
設定の容易な波形整形回路に関するものである。
従来の波形整形回路の一例を第３図に示し説明する。
図において、２１は入力波ＩＮが印加される入力端子、
２２は電源Ｖｃｃが供給される電源端子、２３．２４は
それぞれ出力波０ＵＴＩ 、 ０ＵＴ２カ得られる出力
端子、２５は接地（ＧＮＤ）端子である。
２２は電源Ｖｃｃが供給される電源端子、２３．２４は
それぞれ出力波０ＵＴＩ 、 ０ＵＴ２カ得られる出力
端子、２５は接地（ＧＮＤ）端子である。
そして、Ａ３．Ａ４は演算増幅器、Ｒ１１１，Ｒ１９お
よびＲ１２〜Ｒ２４は可変抵抗器、Ｒｚｏ、Ｒ２ｔ、Ｒ
ｚｓ は抵抗、Ｑ１２〜Ｑ１４ はＮＰＮ型トラン
ジスタであるＯ つぎにこの回路の動作について説明する。
よびＲ１２〜Ｒ２４は可変抵抗器、Ｒｚｏ、Ｒ２ｔ、Ｒ
ｚｓ は抵抗、Ｑ１２〜Ｑ１４ はＮＰＮ型トラン
ジスタであるＯ つぎにこの回路の動作について説明する。
入力端子２１に印加された入力波ＩＮがトランジスタＱ
１２のエミッタフォロアを介して演算増幅器Ａ３の正相
入力端子←）および演算増幅器Ａ４の逆相入力端子（−
）にそれぞれ入力される。この際、中心バイアスは可変
抵抗器Ｒ１ｇ 、Ｒ１９によシ決定される。また、入力
波！Ｎの上部波形のスレッショルドレベルが可変抵抗器
Ｒ２２〜Ｒ２４で決定され、トランジスタＱｓｓのエミ
ッタ７オロアを介して演算増幅器Ａ３の逆相入力端子（
−）に印加される。
１２のエミッタフォロアを介して演算増幅器Ａ３の正相
入力端子←）および演算増幅器Ａ４の逆相入力端子（−
）にそれぞれ入力される。この際、中心バイアスは可変
抵抗器Ｒ１ｇ 、Ｒ１９によシ決定される。また、入力
波！Ｎの上部波形のスレッショルドレベルが可変抵抗器
Ｒ２２〜Ｒ２４で決定され、トランジスタＱｓｓのエミ
ッタ７オロアを介して演算増幅器Ａ３の逆相入力端子（
−）に印加される。
同様にして、入力波！Ｎの下部波形の７レツシヨルドレ
ベルがトランジスタＱ１４のエミッタフォロアを介して
演算増幅器Ａ４の正相入力端子←）に印加される。
ベルがトランジスタＱ１４のエミッタフォロアを介して
演算増幅器Ａ４の正相入力端子←）に印加される。
よって、演算増幅器Ａ３は入力波ＩＮの上部波形を一定
のスレッショルドレベルで識別、増幅し、方形波として
出力端子２３ （ＯＵＴｓ ）に出力する。
のスレッショルドレベルで識別、増幅し、方形波として
出力端子２３ （ＯＵＴｓ ）に出力する。
同様に演算増幅器Ａ４は、入力波ＩＮの下部波形ヲ一定
のスレッショルドレベルで識別、増幅し、方形波として
出力端子２４ （ＯＵＴ２）に出力する。
のスレッショルドレベルで識別、増幅し、方形波として
出力端子２４ （ＯＵＴ２）に出力する。
上述した従来の波形整形回路では、第３図に示すように
、入力バイアスは” ’／（Ｒ１ａ＋Ｒｘ ９ ）で与
えられ、入力波の上部波形および下部波形のスレッショ
ルドレベルがソｈツレ、（Ｒ１３＋Ｒ１４）／（Ｒ２ｘ
−）−Ｒｚ ３＋Ｒ２４） 、 Ｒｚ ４／（Ｒ１２−
ｆ−Ｒ２ｓ＋Ｒｚりで与えられる。つマシ、入力バイア
スとスレッショルドレベルの設定が独立に行なわれてい
るため、抵抗の相対誤差などによシ、スレッショルドレ
ベルの１バ２ツキ”が大きいという問題点があった。
、入力バイアスは” ’／（Ｒ１ａ＋Ｒｘ ９ ）で与
えられ、入力波の上部波形および下部波形のスレッショ
ルドレベルがソｈツレ、（Ｒ１３＋Ｒ１４）／（Ｒ２ｘ
−）−Ｒｚ ３＋Ｒ２４） 、 Ｒｚ ４／（Ｒ１２−
ｆ−Ｒ２ｓ＋Ｒｚりで与えられる。つマシ、入力バイア
スとスレッショルドレベルの設定が独立に行なわれてい
るため、抵抗の相対誤差などによシ、スレッショルドレ
ベルの１バ２ツキ”が大きいという問題点があった。
また、その１バ２ツキ”を補正するために可変抵抗器Ｒ
ｔｓ、Ｒ１９およびＲ２２〜Ｒｚ４ を調整するが、
調整する抵抗器が多いために、調整しづらいという問題
点もあった。
ｔｓ、Ｒ１９およびＲ２２〜Ｒｚ４ を調整するが、
調整する抵抗器が多いために、調整しづらいという問題
点もあった。
本発明の波形整形回路は、一端を入力に接続し他端をバ
イアス回路に接続した第１の抵抗と、コレクタを正電源
に接続しベースを上記入力に接続しエミッタを第１の演
算増幅器の逆相入力端子と第２の抵抗の一端に接続した
第１のトランジスタと、コレクタを上記第２の抵抗の他
端と第２の演算増幅器の正相入力端子に接続しエミッタ
を一端が接地された第３の抵抗の他端に接続した第２の
トランジスタと、コレクタを上記正電源に接続しペース
を一端がバイアス回路に接続された第４の抵抗の他端に
接続しエミッタを上記第２の演算増幅器の逆相入力端子
と第５の抵抗の一端に接続した第３のトランジスタと、
コレクタを上記第５の抵抗の他端と上記第１の演算増幅
器の正相入力端子に接続しエミッタを一端が接地された
第６の抵抗の他端に接続した第４のトランジスタと、コ
レクタとベースを一端が上記正電源に接続された可変抵
抗器の他端と上記第２のトランジスタのベースおよび上
記第４のトランジスタのペースとに接続しエミッタを一
端が接地された第７の抵抗の他端に接続した第５のトラ
ンジスタとを備えてなるようにしたものである。
イアス回路に接続した第１の抵抗と、コレクタを正電源
に接続しベースを上記入力に接続しエミッタを第１の演
算増幅器の逆相入力端子と第２の抵抗の一端に接続した
第１のトランジスタと、コレクタを上記第２の抵抗の他
端と第２の演算増幅器の正相入力端子に接続しエミッタ
を一端が接地された第３の抵抗の他端に接続した第２の
トランジスタと、コレクタを上記正電源に接続しペース
を一端がバイアス回路に接続された第４の抵抗の他端に
接続しエミッタを上記第２の演算増幅器の逆相入力端子
と第５の抵抗の一端に接続した第３のトランジスタと、
コレクタを上記第５の抵抗の他端と上記第１の演算増幅
器の正相入力端子に接続しエミッタを一端が接地された
第６の抵抗の他端に接続した第４のトランジスタと、コ
レクタとベースを一端が上記正電源に接続された可変抵
抗器の他端と上記第２のトランジスタのベースおよび上
記第４のトランジスタのペースとに接続しエミッタを一
端が接地された第７の抵抗の他端に接続した第５のトラ
ンジスタとを備えてなるようにしたものである。
本発明においては、抵抗の調整箇所を減らし、スレッシ
ョルドレベルの中心バイアス回路抗の分圧点でＡ整し、
スレッショルドレベルの幅を電流源の電流で増減する。
ョルドレベルの中心バイアス回路抗の分圧点でＡ整し、
スレッショルドレベルの幅を電流源の電流で増減する。
〔実施例〕 −
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による波形整形回路の一実施例を示す構
成図である。
成図である。
図において、１は入力波ＩＮが印加される入力端子、２
は電源ＶＣＣが供給される電源端子、３゜４はそれぞれ
出力波ＯＵＴ ｓ 、 ＯＵＴ ２が得られる出力端子
、５は接地（ＧＮＤ ）端子である（、Ａｔ、Ａ２は演
算増幅器、Ｒ１，Ｒ２，Ｒ１１は可変抵抗器、Ｒｓ〜Ｒ
８゜ＲＩＧは抵抗、Ｑｌ〜ＱｓはＮＰＮ型トランジスタ
である。
は電源ＶＣＣが供給される電源端子、３゜４はそれぞれ
出力波ＯＵＴ ｓ 、 ＯＵＴ ２が得られる出力端子
、５は接地（ＧＮＤ ）端子である（、Ａｔ、Ａ２は演
算増幅器、Ｒ１，Ｒ２，Ｒ１１は可変抵抗器、Ｒｓ〜Ｒ
８゜ＲＩＧは抵抗、Ｑｌ〜ＱｓはＮＰＮ型トランジスタ
である。
そして、トランジスタＱ１のコレクタは正電源（電源端
子２）に接続されペースは入力（入力端子１）に接続さ
れエミッタは演算増幅器Ａ２の逆相入力端子（−）と抵
抗Ｒｓの一端に接続されている。
子２）に接続されペースは入力（入力端子１）に接続さ
れエミッタは演算増幅器Ａ２の逆相入力端子（−）と抵
抗Ｒｓの一端に接続されている。
また、トランジスタＱ２の；レクタは抵抗Ｒｓの他端と
演算増幅器Ａ１の正相入力端子（＋）に接続されエミッ
タは一端が接地された抵抗Ｒ７の他端に接続されている
。また、トランジスタＱ３のコレクタは正電源（電源端
子２）に接続されベースは他端を可変抵抗器Ｒｓ、Ｒ１
からなるバイアス回路に接続した抵抗Ｒ１の一端に接続
されエミッタは演算増幅器ＡＩの逆相入力端子（−）と
抵抗Ｒ６の一端に接続されている。また、トランジスタ
Ｑ４のコレクタは抵抗Ｒ６の他端と演算増幅器Ａ２の正
相入力端子（＋）Ｋ接続されエミッタは一端を接地した
抵抗Ｒ８の他端に接続されている。また、トラｆコレク
タ ンジス とベースは一端を正電源（電源端子２）に接続
し九可変抵抗器Ｒ９と上記トランジスタＱｓのベースお
よびトランジスタＱ４（Ｄベースに接続式れエミッタは
一端を接地した抵抗ＲＩＧの他端に接続されている。そ
して、抵抗Ｒ４の一端は入力（入力端子１）に接続され
他端は可変抵抗器Ｒ１゜Ｒ２からなるバイアス回路に接
続されているＱつぎにこの第１図に示す実施例の動作を
説明する０ まず、入力端子１に印加された入力波ＩＮはトランジス
タＱ１のエミッタフォロアを介して演算増幅器Ａ２の逆
相入力端子（−）と、抵抗Ｒ５Ｘｌ５（ただし、Ｉ５は
抵抗Ｒ５１Ｃ流れる電流）の分だけ下方へレベルシフト
した後、演算増幅器ＡＩの正相入力端子←）に入力され
る。この際、入力バイアスは可変抵抗器Ｒ１，Ｒ２で決
定される。
演算増幅器Ａ１の正相入力端子（＋）に接続されエミッ
タは一端が接地された抵抗Ｒ７の他端に接続されている
。また、トランジスタＱ３のコレクタは正電源（電源端
子２）に接続されベースは他端を可変抵抗器Ｒｓ、Ｒ１
からなるバイアス回路に接続した抵抗Ｒ１の一端に接続
されエミッタは演算増幅器ＡＩの逆相入力端子（−）と
抵抗Ｒ６の一端に接続されている。また、トランジスタ
Ｑ４のコレクタは抵抗Ｒ６の他端と演算増幅器Ａ２の正
相入力端子（＋）Ｋ接続されエミッタは一端を接地した
抵抗Ｒ８の他端に接続されている。また、トラｆコレク
タ ンジス とベースは一端を正電源（電源端子２）に接続
し九可変抵抗器Ｒ９と上記トランジスタＱｓのベースお
よびトランジスタＱ４（Ｄベースに接続式れエミッタは
一端を接地した抵抗ＲＩＧの他端に接続されている。そ
して、抵抗Ｒ４の一端は入力（入力端子１）に接続され
他端は可変抵抗器Ｒ１゜Ｒ２からなるバイアス回路に接
続されているＱつぎにこの第１図に示す実施例の動作を
説明する０ まず、入力端子１に印加された入力波ＩＮはトランジス
タＱ１のエミッタフォロアを介して演算増幅器Ａ２の逆
相入力端子（−）と、抵抗Ｒ５Ｘｌ５（ただし、Ｉ５は
抵抗Ｒ５１Ｃ流れる電流）の分だけ下方へレベルシフト
した後、演算増幅器ＡＩの正相入力端子←）に入力され
る。この際、入力バイアスは可変抵抗器Ｒ１，Ｒ２で決
定される。
つぎに、スレッショルドレベルはトランジスタＱ３のエ
ミッタフォロアを介して演算増＠器Ａ１の逆相入力端子
（−）と、抵抗ＲｇＸｒａ（ただし、Ｉ６は抵抗Ｒ６に
流れる電流）の分だけ下方へレベルシフトした後、演算
増幅器Ａ２の正相入力端子（＋）に入力される◇ここで
、スレッショルドレベルの中心バイアスは入力バイアス
と同様−可変抵抗器Ｒｔ、Ｒｚで決定される。
ミッタフォロアを介して演算増＠器Ａ１の逆相入力端子
（−）と、抵抗ＲｇＸｒａ（ただし、Ｉ６は抵抗Ｒ６に
流れる電流）の分だけ下方へレベルシフトした後、演算
増幅器Ａ２の正相入力端子（＋）に入力される◇ここで
、スレッショルドレベルの中心バイアスは入力バイアス
と同様−可変抵抗器Ｒｔ、Ｒｚで決定される。
よって、演算増幅器Ａ！は、入力波ＩＮの上部波形を一
定のスレッショルドレベルで識別、増幅し方形波として
出力端子３（ＯＵＴｌ）に出力する。
定のスレッショルドレベルで識別、増幅し方形波として
出力端子３（ＯＵＴｌ）に出力する。
同様に、演算増幅器Ａ２ｆ′ｉ、、入力波の下部波形を
一定のスレッショルドレベルで識別、増幅し、方形波と
して出力端子４ （ＯＵＴりに出力する。この際、スレ
ッショルドレベルの中心バイアスの調整は、入力バイア
スと同調して可変抵抗器Ｒｔ、ａｘで行なわれ、上部波
形と下部波形のスレッショルドレベルの調整が容易であ
る。
一定のスレッショルドレベルで識別、増幅し、方形波と
して出力端子４ （ＯＵＴりに出力する。この際、スレ
ッショルドレベルの中心バイアスの調整は、入力バイア
スと同調して可変抵抗器Ｒｔ、ａｘで行なわれ、上部波
形と下部波形のスレッショルドレベルの調整が容易であ
る。
第２図は本発明の他の実施例を示す構成図で、出力とし
て全波整流波形が得られる場合の一例を示すものである
。
て全波整流波形が得られる場合の一例を示すものである
。
この第２図において第１図と同一符号のものは相当部分
を示し、Ｑ８．Ｑ７はＮＰＮ型トランジスタ、Ｒ１１，
Ｒ１２はこのトランジスタＱｓ、Ｑ７の各コレクタに接
続された抵抗、Ｒ１３はトランジスタＱ６．Ｑ７のエミ
ッタ接続点と接地端子５ （ＧＮＤ）間に接続された抵
抗で、これらは第１図における演算増幅器Ａ２に相当す
る演算増幅器を構成している。Ｑ８．Ｑ９はＮＰＮ型ト
ランジスタ、Ｒ１４゜Ｒ１５はこのトランジスタＱ８．
Ｑ９の各コレクタに接続された抵抗、Ｒ１６はトランジ
スタＱｓ、Ｑ＊のエミッタ接続点と接地端子５ （ＧＮ
Ｄ）間に接続された抵抗で、これらは第１図における演
算増幅器ＡＩ に相当する演算増幅器を構成している
。そして、ＱＩＯ，ＱｌｌはＮＰＮ型トランジスタで、
このトランジスタＱｓｏのコレクタは電源端子１ （Ｖ
ｃｃ）に接続されベースは上記トランジスタ伽のコレク
タに接続されトランジスタＱＩＧのエミッタは出力端子
＆ （ＯＵＴ）に接続されると共に抵抗Ｒ１７を介して
接地端子５（ＧＮＤ）に接続されている。また、トラン
ジスタＱｌｔのコレクタは電源端子２（Ｖｃｃ）に接続
されベースは上記トランジスタＱｓのコレクタに接続さ
れトランジスタＱＩＩＣ）エミッタは出力端子６ （Ｏ
ｔＪＴ） Ｋ接続されると共に抵抗Ｒｔｙを介して接地
端子５ （ＧＮＤ）に接続されている。
を示し、Ｑ８．Ｑ７はＮＰＮ型トランジスタ、Ｒ１１，
Ｒ１２はこのトランジスタＱｓ、Ｑ７の各コレクタに接
続された抵抗、Ｒ１３はトランジスタＱ６．Ｑ７のエミ
ッタ接続点と接地端子５ （ＧＮＤ）間に接続された抵
抗で、これらは第１図における演算増幅器Ａ２に相当す
る演算増幅器を構成している。Ｑ８．Ｑ９はＮＰＮ型ト
ランジスタ、Ｒ１４゜Ｒ１５はこのトランジスタＱ８．
Ｑ９の各コレクタに接続された抵抗、Ｒ１６はトランジ
スタＱｓ、Ｑ＊のエミッタ接続点と接地端子５ （ＧＮ
Ｄ）間に接続された抵抗で、これらは第１図における演
算増幅器ＡＩ に相当する演算増幅器を構成している
。そして、ＱＩＯ，ＱｌｌはＮＰＮ型トランジスタで、
このトランジスタＱｓｏのコレクタは電源端子１ （Ｖ
ｃｃ）に接続されベースは上記トランジスタ伽のコレク
タに接続されトランジスタＱＩＧのエミッタは出力端子
＆ （ＯＵＴ）に接続されると共に抵抗Ｒ１７を介して
接地端子５（ＧＮＤ）に接続されている。また、トラン
ジスタＱｌｔのコレクタは電源端子２（Ｖｃｃ）に接続
されベースは上記トランジスタＱｓのコレクタに接続さ
れトランジスタＱＩＩＣ）エミッタは出力端子６ （Ｏ
ｔＪＴ） Ｋ接続されると共に抵抗Ｒｔｙを介して接地
端子５ （ＧＮＤ）に接続されている。
このように構成された回路において、トランジスタＱ６
のコレクタには入力波ＩＮの中心動作点よυも下部の波
形が中心動作点に対して反転した出力が得られ、また、
トランジスタＱ８のコレクタには入力波ＩＮの中心動作
点よりも上部の波形が出力される。そして、これら両ト
ランジスタＱ６、Ｑ８ のコレクタ出力はそれぞれト
ランジスタＱｓｏ。
のコレクタには入力波ＩＮの中心動作点よυも下部の波
形が中心動作点に対して反転した出力が得られ、また、
トランジスタＱ８のコレクタには入力波ＩＮの中心動作
点よりも上部の波形が出力される。そして、これら両ト
ランジスタＱ６、Ｑ８ のコレクタ出力はそれぞれト
ランジスタＱｓｏ。
Ｑｌｔの各ペースに供給され、このトランジスタＱＩ
Ｏ、Ｑｌ １によって構成されるオア回路を介して出力
端子６ （ＯＵＴ） Ｋは全波整流波形が得られる。
Ｏ、Ｑｌ １によって構成されるオア回路を介して出力
端子６ （ＯＵＴ） Ｋは全波整流波形が得られる。
以上説明し九ように、本発明によれば抵抗の調整箇所を
減らし、スレッショルドレベルの中心バイアスを抵抗の
分圧点で調整し、そのスレッショルドレベルの幅を電流
源の電流で増減することによシ、スレッショルドレベル
の設定の容易な波形整形回路が得られるので、実用上の
効果は極めて大である。
減らし、スレッショルドレベルの中心バイアスを抵抗の
分圧点で調整し、そのスレッショルドレベルの幅を電流
源の電流で増減することによシ、スレッショルドレベル
の設定の容易な波形整形回路が得られるので、実用上の
効果は極めて大である。
第１図は本発明によ多波形整形回路の一実施例を示す構
成図、第２図は本発明の他の実施例を示す構成図、第３
図は従来の波形整形回路の一例を示す構成図でおる。 １１１・・・入力端子、２・・・・電源端子、３゜４．
６・・・−出力端子、５・・・・接地端子、ＡＩ、Ａ２
・・・・演算増幅器、Ｆｉｔ、Ｒｚ、Ｒｅ・−・・可変
抵抗器、Ｒｓ〜Ｒｇ、ＲｌｏＡ−Ｒｚフ・Ｏ・・抵抗、
Ｑｌ〜Ｑｌｌ・・・−ＮＰＮ型トランジスタ。
成図、第２図は本発明の他の実施例を示す構成図、第３
図は従来の波形整形回路の一例を示す構成図でおる。 １１１・・・入力端子、２・・・・電源端子、３゜４．
６・・・−出力端子、５・・・・接地端子、ＡＩ、Ａ２
・・・・演算増幅器、Ｆｉｔ、Ｒｚ、Ｒｅ・−・・可変
抵抗器、Ｒｓ〜Ｒｇ、ＲｌｏＡ−Ｒｚフ・Ｏ・・抵抗、
Ｑｌ〜Ｑｌｌ・・・−ＮＰＮ型トランジスタ。
Claims (1)
- 一端を入力に接続し他端をバイアス回路に接続した第１
の抵抗と、コレクタを正電源に接続しベースを前記入力
に接続しエミッタを第１の演算増幅器の逆相入力端子と
第２の抵抗の一端に接続した第１のトランジスタと、コ
レクタを前記第２の抵抗の他端と第２の演算増幅器の正
相入力端子に接続しエミッタを一端が接地された第３の
抵抗の他端に接続した第２のトランジスタと、コレクタ
を前記正電源に接続しベースを一端がバイアス回路に接
続された第４の抵抗の他端に接続しエミッタを前記第２
の演算増幅器の逆相入力端子と第５の抵抗の一端に接続
した第３のトランジスタと、コレクタを前記第５の抵抗
の他端と前記第１の演算増幅器の正相入力端子に接続し
エミッタを一端が接地された第６の抵抗の他端に接続し
た第４のトランジスタと、コレクタとベースを一端が前
記正電源に接続された可変抵抗器の他端と前記第２のト
ランジスタのベースおよび前記第４のトランジスタのベ
ースとに接続しエミッタを一端が接地された第７の抵抗
の他端に接続した第５のトランジスタとを備えてなるこ
とを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29340886A JPS63148712A (ja) | 1986-12-11 | 1986-12-11 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29340886A JPS63148712A (ja) | 1986-12-11 | 1986-12-11 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63148712A true JPS63148712A (ja) | 1988-06-21 |
Family
ID=17794382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29340886A Pending JPS63148712A (ja) | 1986-12-11 | 1986-12-11 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63148712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0834417A1 (en) * | 1996-10-01 | 1998-04-08 | Hyundai Motor Company | Speed control apparatus and method for electric car |
-
1986
- 1986-12-11 JP JP29340886A patent/JPS63148712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0834417A1 (en) * | 1996-10-01 | 1998-04-08 | Hyundai Motor Company | Speed control apparatus and method for electric car |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448285B2 (ja) | ||
| JPS63136712A (ja) | 差動比較回路 | |
| JPS63148712A (ja) | 波形整形回路 | |
| JPH0514582Y2 (ja) | ||
| JPH03203410A (ja) | レベル変換回路 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0339928Y2 (ja) | ||
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS61264806A (ja) | 差動増幅器のオフセツト補正回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPS6119546Y2 (ja) | ||
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH0411150B2 (ja) | ||
| JPS60117805A (ja) | 電流源回路 | |
| JPS60218914A (ja) | 平衡不平衡変換回路 | |
| JPH03195115A (ja) | アナログ／デジタル変換器 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH02188025A (ja) | ラインドライバ | |
| JPS63285009A (ja) | 増幅器 | |
| JPH03119813A (ja) | 増幅回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH0453325B2 (ja) | ||
| JPS58123224A (ja) | 単安定マルチバイブレ−タ | |
| JPH061868B2 (ja) | 差動信号検出回路 |