JPS63146666A - クリツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオチープレコータ責以下ＶＴＲと略す）
等の信号処理回路に利用されているクリップ回路に関す
る。

従来の技術 ＶＴＲは一般に、ビデオ信号をＦＭ変調して記録してい
る。よって再生ビデオ信号にはＦＭ変調理論に起因する
三角ノイズが発生し、この三角ノイズを低減するために
エンファシスが用いられる。

これは記録時にビデオ信号の高域成分を強調して記録し
、再生時に高域成分を抑圧させることによって三角ノイ
ズを低減させようというものである。

しかしこの工／ファシスによって過度に高域成分を強調
した場合、入力信号のエツジ部分に急瞬の強調成分（ヒ
ゲ成分）を生じさせ、これをＦＭ変調したとき、復調後
の信号に、反転現象（やぶれ）を生じさせる原因ともな
る。

従ってこのエンファシスによる過度の高域強調を抑制す
るためにクリップ回路が用いられている。

通常使用されるクリップ回路には、大きく分けてＤＣク
リップ、及びＡＣクリップの２連りの方法がある。

第２図にエンファシスによる輝度信号の変化を、第３図
にこの２種類のクリップによる波形再現を示す。但しこ
こでのエンファシスは単に、線形工／ファ／スのみと考
え非線形エンファシスについては考慮しないものとする
。記録すべき輝度信号が第２図１のように示されるとき
、エンファシス回路で同図すのように高域が強調される
。このときのエツジ部分人、及びＢを拡大したものが第
３図人、Ｂである。また第３図Ｂ’　、　Ｃ’　、　Ｄ
’は、このエンファシス回路の完全な逆特性のディエン
ファシス回路によって各入力輝度信号を復調再生したと
きの出力信号である。

ＤＣクリップは、第３図Ｃに示したようにエンファシス
によるヒゲ成分を最大入力信号レベルすなわちシンクチ
ップからホワイト１００％までのレベルに対しである一
定の範囲内になるようにＩｌｌ的にカットさせる方法で
そのため同図Ｃ′のように復調再生後の高域成分がわず
かではあるが欠除され、完全な波形再現を行うことがで
きない。

五Ｃクリップは、第３図りに示したようにエンファシス
によるヒゲ成分をある一定の範囲内になるように非線形
圧縮する方法で、従ってこのまま復調した場合同図Ｄ′
に示すように復調再生後の高域成分の波形再現性はかな
り悪くなる。しかしながらこのＡＣクリップと完全な逆
特性の非線形伸長を作り出すことが可能であるため、こ
の特性をもつ伸長回路を通すことによってほぼ完全な波
形再現を行うことができる。

第４図にエンファシス、及びムＣクリップ（以下単にク
リップとする）を行うための従来回路の一例を示す。第
４図において７は入力端子であり、８は出力端子である
。差動増幅器９の逆相入力をコンデンサＣ２、抵抗Ｒ６
で接地し、なおかつ差動増幅器９の出力と逆相入力との
間に帰還抵抗Ｒ７を入れ形成したエンフ１シス回路１０
において各素子の定数は次式で規定されている。

τ＝　（Ｒ６＋Ｒ，）Ｃ２＝（１＋Ｒ，／Ｒ６）０２Ｒ
６−（１）！＝：Ｒ，／Ｒ６・・・・・・・旧・・・・
・（２）（１）式におけるＴは、コーナー周波数におけ
る時定数であり、また（２）式におけるＸは、高域の強
調度を表わすものである。

この（１）、に））式で示されたＴ値とＸ値を用いて、
第４図におけるエンファシス回路１ｏの入出力特性関数
Ｇを求めると、 となる。８ミリビデオの場合、このＴ値及びＸ値は、 ’ｌ”＝１．３μＳ　、　Ｘ＝３　　　　　・・・・・
・・・・　（４）に設定されておシ、このときの周波数
特性は、第６図のような特性となる。

第４図においてエンフ１シス回路１０によって高域強調
された入力信号は、抵抗Ｒ８、コンデンサＣ５よりなる
低域通過回路と抵抗Ｒ９”＋１’可変抵抗’［によって
ダイオードＤ４．Ｄ２間にＤＣ電流を流しダイオードの
Ｖ−Ｉ特性を調整可能とした回路より構成したクリップ
回路１１で非線形圧縮される。この場合、可変抵抗Ｒ１
ｏを変えることによって非線形圧縮量（クリップレベル
）を微少にトリミングすることが可能となる。通常はク
リップ回路１１で非線形圧縮する高域成分は、エンファ
シス回路１０で強調される高域成分と同じ成分に々るよ
うに設定される。

発明が解決しようとする問題点 第４図に示す様に、通常クリップ回路は単独に構成され
ており、エンファシス回路の後段に来るように接続され
ている。この方式では回路の集積化を考えた場合エンフ
ァシス回路の特性を決める抵抗及びコンデンサとクリッ
プ回路の特性を決める抵抗及びコンデンサを別々に外付
けするため、高精度の外付は部品が多く必要でありそれ
に伴ってこの回路を集積化した場合、数多くのピン端子
を必要とする。

従って、本発明においては上記問題点を解決し、集積化
によるエンフ１シス回路、及びクリップ回路に共う外付
は部品点数を減らすとともにビン端子数を最小化にする
ことを目的としたものである。

問題点を解決するだめの手段 本発明のクリップ回路は、正相・逆相の差動入力をもっ
た差動増幅器の逆相入力と入力端子との間に、低域通過
形の特性を持った受動回路を、また正相入力と入力端子
との間に全帯域通過形の特性を持った受動回路をそれぞ
れ接続し、その差動増幅器の出力に能動素子を含んで構
成された非線形圧縮回路を接続して、その出力から得ら
れる信号と入力端子からの入力信号を加算するように構
成したクリップ回路である。

作用 本発明は、上記構成よりなるクリップ回路であって、差
動増幅器の逆相入力に低域通過回路を通した入力信号が
入力され、また正相入力に入力端子から全帯域通過回路
を通した入力信号が入力されることにより、差動増幅器
の出力に高域強調された入力信号の高域成分のみが取り
出される。この高域強調された高域成分を非線形圧縮回
路に通すことにより、非線形的に圧縮された高域成分が
得られ、この信号成分を入力端子からの入力信号と加算
することにより非線形的にクリップされたエンファシス
出力が得られる。従ってこの方式を用いることにより、
エンファシスに使用する低域通過回路の抵抗及び、コン
デンサとクリップに使用する低域通過回路の抵抗及び、
コンデンサを共有することができ集積化した場合、外付
は部品点数を減らせるとともにビン端子数を削減するこ
とができる。

実施例 本発明の一実施例を第１図を参照しながら説明する。

第１図に示すように本実施例におけるクリップ回路は、
正相、逆相の差動入力を持った差動増幅器６の逆相入力
と入力端子１との間に、抵抗Ｒ２゜コンデンサＣ１より
なる線形低域通過回路４を接続し、差動増幅器６の正相
入力と入力端子１との間に、抵抗Ｒ４よりなる線形全帯
域通過回路３を接続し、さらに差動増幅器６の出力にバ
イアス抵抗Ｒ５，Ｒ４，Ｒ５，によってダイオードＩ）
３．　Ｄ４に直流順方向バイアスを加え、またそのバイ
アス抵抗Ｒ４を可変とすることによりダイオードの交流
的な等個順方向導通電位を調整可能とした非線形圧縮回
路５を接続するとともにその非線形圧縮回路６からの出
力信号と入力端子１からの入力信号を加算させる回路構
成となっている。

次に第１図及び第６図を用いてその具体的動作原理につ
いて説明する。

第６図に示した入力輝度信号υアは、第１図の入力端子
１より入力され抵抗Ｒ４を通して差動増幅器６の正相入
力に入力され、また逆相入力には抵抗Ｒ２、コンデンサ
Ｃ４よりローパスされた第６図ｏｂに示した輝度信号ｖ
ｂが入力される。従って第１図の差動増幅器６の出力に
はこの二つの入力信号の差動増幅された信号、すなわち
第６図に示した高域強調信号ｖ０アが出力される。この
関係は差動増幅器の利得を人、正相入力信号ｖ１．とす
れば、 υａ＝ｖｙ　　　　　　　・・・・・・・・・・・・　
（５）ｖｂ−一的／（Ｒ２＋Ｆ） コＷ　Ｃ＋ ＝−二一一−ｖｙ、・・・・・・・・・・・　（６）１
＋コｗｃ１Ｊ ・・・・・・・・・・・・　（７） と表わされる。差動増幅器６より出力された出力信号ｖ
０アは、第１図に示した非線形圧縮回路５によって第６
図ｖＯＦのように非線形圧縮される。このとき非線形圧
縮回路６を関数Ｆ（ｖｙ）とすれば出力信号Ｖ。、は となる。第１図の出力端子２に出力される信号は、この
非線形圧縮された信号Ｖ。、と入力端子１からの入力信
号Ｖ、を加算したものであるから、出力信号をｖｏとす
ると、 ・・・・・・・・・　　（９） となる。

８ミリビデオのエンファシス規格が（３）式で表わされ
るので（９）式から第１図の出力信号ｖ０の入出力特性
関数を求め比較するとこのＴ値とＸ値は、Ｔ＝（１＋λ
Ｆ　）　Ｃ，Ｒ２・・・・・・・・・　（１０）Ｘ＝ム
Ｆ　　　　　　　　　　　　・・・・・・・・・　　（
１１）となる。

但し規格の値はエンファシス規格、つまりクリップがか
かっていない状態なので実際にはクリップ関数Ｆ（ｖｙ
）はＦ（、、）　＝　１となりこのときのＴ値及びＸ値
は Ｔ：（１＋Ａ）Ｃ，Ｒ２・・・・・・・・・　（１２）
Ｘ＝ム　　　　　　　　　　・・・・・曲・　（１３）
となり、第４図の従来回路のＴ値、Ｘ値の式（１）。

＠）と同じになるように差動増幅器６の利得ムとコンデ
ンサＣ１，抵抗Ｒ２を定めると同等の特性が得られるこ
とがわかる。

第４図に示すような従来の回路構成を行った場合抵抗Ｒ
６，Ｒ，、Ｒ８、コンデンサＣ２，Ｃ３はエンファシス
、クリップの規格特性を決める重要な素子となりかなり
の精度を要求される。そのため集積化に際しては集積回
路に内蔵することができず外付けしなければならなかっ
た。けれども本発明においては前記回路構成を行うこと
によりこのエンファシス、クリップの特性を決める各素
子の数を、第１図に示すように抵抗Ｒ２、コンデンサＣ
１と２つに削減することができしかも従来の特性と同等
の特性を得ることができるものとしたものである。

次に第１図の回路から展開して、非線形素子にトランジ
スタを用いた場合の回路の一例を第７図に示す。同図に
おいてＴｒ、　、　Ｔｒ２は非線形素子を構成スるトラ
ンジスタであり、ＰＮＰとＮＰＮＯコンプリメンタリ−
特性を持ったトランジスタである。トランジスタＴｒ３
へＴｒ７．抵抗Ｒ４２〜Ｒ＋ｓはトランジスタＴｒ、　
、　Ｔｒ、、にベースバイアスを与えるための回路を構
成している。トランジスタＴｒ、Ｔｒ２のベースバイア
スを差動増幅器６の出力のＤＣ電位に対して一定のバイ
アスに設定すれば第７図の回路は第１図の回路とほぼ等
価となる。

なぜならばトランジスタＴｒ４．　Ｔｒ２のエミッタに
加えられた信号は、エミッターベースの交流的な等個順
方向導通電圧に応じて非線形導通するため、このトラン
ジスタＴｒ、　、　Ｔｒ２のベースバイアス電位をトラ
ンジスタＴｒ、　　、　Ｔｒ２の順方向導通電圧の温度
特性に応じて、その温度特性を打ち消すように加えてや
れば、第１図の回路と同様の特性が得られしかも温度変
化に対して安定に非線形導通することができる。第７図
の回路においてトランジスタＴｒ、　、　Ｔｒ４はトラ
ンジスタＴｒ、　、　Ｔｒ２０ベースバイアスの温度を
補償する意味で導入されている。従ってトランジスタＴ
ｒ５〜Ｔｒ２、抵抗Ｒ１８よりなるミラー回路によって
温特補償されたトランジスタＴｒ、　、　Ｔｒ２のベー
スバイアス電位を調整可能とすることによって第１図に
示したダイオードＤ３．　Ｄ、の交流的な順方向導通電
位を調整可能とした非線形圧縮回路５と同等の回路とな
る。

従って第７図に示した非線形圧縮回路を用いることによ
って集積化に際しては第１図の非線形圧縮回路５の部分
が集積可能となる。但し交流的順方向電位を調整する抵
抗Ｒ１８のみは外付けされる。

第４図に示す従来回路に第７図の非線形圧縮回路１２を
接続する場合、非線形圧縮回路１２はクリップの特性を
決めるコンデンサＣ２の後に用いられる。このとき回路
全体の集積化を考えた場合、外付けの素子のためにピン
端子を第４図に示したｐ、　、　ｐ２．　ｐ、それと第
６図に示した非線形圧縮回路の外付は抵抗Ｈのためのビ
ン端子Ｐ６の４つの出力ピン端子が必要となる。しかし
ながら第７図に示したクリップ回路を用いた場合、クリ
ップの特性を決める外付は素子のピン端子がＰ４．　Ｐ
５、非線形圧縮回路の外付は抵抗Ｒ１８のだめのビン端
子Ｐ６と３つの出力ピン端子となり総ピン端子数の数が
１つ削減することが可能となる。

次に本発明による他の一実施例を第８図を参照しながら
説明する。

第８図に示した回路は、第７図に示したエンファシス、
クリップ回路の完全な逆特性をもったディエンフアシス
、クリップ回路である。

第８図において、１３は入力端子、１４は出力端子であ
る。また同図における差動増幅器６′、抵抗Ｒ／、　、
　Ｒ／、コンデンサＣ；、非線形圧縮回路１２′は、第
７図のものと同等のものである。出力端子１４に出力さ
れる信号をｖｘとすると出力信号ｖｘは抵抗Ｒ′１を通
って差動増幅器６′の正相入力に入力され、また抵抗Ｒ
′２、コンデンサＣ／、によってローパスされ逆相入力
に入力される。これは第７図と同様であるため差動増幅
され非線形圧縮回路１２′により非線形圧縮された信号
は、出力信号Ｖ。Ｘとすると（８）式と同様に、 となる。変調入力信号が完全に復調され入力端子１３に
来るものとし、変調入力信号を（９）式のＶ。

とじた場合出力端子１４にはこの入力信号Ｖ。から非線
形圧縮された信号Ｖ。Ｘを減算した信号υ工が得られる
。

υｘ＝ｖ０−υ。８ 従って第８図に示した回路の各素子が第７図の回路の各
素子と完全に同じものならば即ちＣ′、＝Ｃ。

礼＝ｌ’１２であれば（１５）式は ｖｘ＝ｖア　　　　　　　　　・・・・・・・・・・・
・　（１６）となり、第８図の出力信号は第６図のｖｙ
に示した完全な入力輝度信号Ｖアに復調される。従って
本回路構成を行うことによってディエンファシスを含ん
だ伸長回路と、エンファシスを含んだクリップ回路の共
有化がはかれるとともに完全な逆特性として得ることが
できる。

発明の効果 本発明によるクリップ回路は、以上のような構成よりな
るものであり、線形エンファシス、及びクリップの低域
通過回路に使用する抵抗、コンデンサを共有させること
により集積化における外付は部品点数及びピン端子数の
削減が可能となる。

また一部回路構成を切り替えることにより、エンファシ
ス、クリップの完全な逆特性のディエンファシス、伸長
が得られ、回路の共有化がはかれる。

【図面の簡単な説明】

第１図は本発明における一実施例のクリップ回路の回路
図、第２図は入力輝度信号及びその信号を線形エンファ
シス回路を通過させたときの出力信号の波形図、第３図
は各クリップ回路の特性を説明するための波形図、第４
図は従来の線形エンフ１シス回路及びクリップ回路の代
表的な一例の回路図、第６図は８ミリビデオ規格の線形
エンファシス特性図、第６図は本発明のクリップ回路を
説明するための波形図、第７図は本発明における一実施
例のクリップ回路の回路図、第８図は本発明における一
実施例の伸長回路の回路図である。 １．７．１３・・・・・・入力端子、２，８．１４・・
・・・・出力端子、θ、９・・・・・・差動増幅器、３
・・・・・・全帯域通過回路、４・・・・・・低域通過
回路、５・・・・・・非線形圧縮回路、１０・・・・・
・エンファシス回路、１１・・・・・・クリップ回路、
１２・・・・・・非線形圧縮回路。 第　１　図 第　２　図 （山）（ｂ） 乃　３　口 第４図 第５図 第６図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. 正相、逆相の差動入力をもった差動増幅器の逆相入力と
   入力端子との間に低域通過形の特性を持つ受動回路網を
   接続し、上記差動増幅器の正相入力と上記入力端子との
   間に全帯域通過形の特性を持つ受動回路網を接続すると
   共に、上記差動増幅器の出力に能動素子を含んで構成さ
   れた非線形圧縮回路を接続し、上記圧縮回路を通過した
   信号と、入力端子からの入力信号を加算するように構成
   したことを特徴とするクリップ回路。