JPS63144270A - スクリ−ニング方法 - Google Patents
スクリ−ニング方法Info
- Publication number
- JPS63144270A JPS63144270A JP29310886A JP29310886A JPS63144270A JP S63144270 A JPS63144270 A JP S63144270A JP 29310886 A JP29310886 A JP 29310886A JP 29310886 A JP29310886 A JP 29310886A JP S63144270 A JPS63144270 A JP S63144270A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- clock
- test
- bias test
- pattern input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000012216 screening Methods 0.000 title claims description 9
- 230000002950 deficient Effects 0.000 claims abstract description 10
- 230000003068 static effect Effects 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスクリーニング方法に関し、特にMOS−IC
のスクリーニング方法に関する。
のスクリーニング方法に関する。
従来、MOS−ICのスクリーニング方法としては、パ
ターン又はクロック入力を印加するダイナミックバイア
ス試験方法とこれらを印加しないスタティックバイアス
試験方法とがある。従来はこのMOS−ICのスクリー
ニングにおいて前記ダイナミックバイアス試験もしくは
前記スタティックバイアス試験のいづれか一方を適用し
てスクリーニングを行っている。
ターン又はクロック入力を印加するダイナミックバイア
ス試験方法とこれらを印加しないスタティックバイアス
試験方法とがある。従来はこのMOS−ICのスクリー
ニングにおいて前記ダイナミックバイアス試験もしくは
前記スタティックバイアス試験のいづれか一方を適用し
てスクリーニングを行っている。
上述したダイナミックバイアス試験では、IC内のほぼ
全領域が動作するためほぼIC内の全領域が評価できる
。しかしながら、このダイナミックバイアス試験では、
IC内の内部素子がON。
全領域が動作するためほぼIC内の全領域が評価できる
。しかしながら、このダイナミックバイアス試験では、
IC内の内部素子がON。
OFFを繰り返す為に、不良原因となる不純物を集積す
る効果が弱い。
る効果が弱い。
また、前記スタティックバイアス試験では、ICの外部
から印加したバイアスが常に内部素子に加わるため不良
原因となる不純物の集積効果は大きいのに対し、内部素
子の中に動作しないものが有るため電流が流れない配線
や配線間にバイアスがかからない状態が生ずる。
から印加したバイアスが常に内部素子に加わるため不良
原因となる不純物の集積効果は大きいのに対し、内部素
子の中に動作しないものが有るため電流が流れない配線
や配線間にバイアスがかからない状態が生ずる。
従って、前記ダイナミックバイアス試験もしくは前記ス
タティックバイアス試験のいづれかのみを行っていたの
では、配線のキズ不良や絶縁膜の不良を取り除くことが
出来ないという欠点がある。
タティックバイアス試験のいづれかのみを行っていたの
では、配線のキズ不良や絶縁膜の不良を取り除くことが
出来ないという欠点がある。
本発明のスクリーニング方法は、一連の試験期間内にク
ロック又はパターン入力信号を印加するダイナミックバ
イアス試験とこれら入力信号を印加しないスタティック
バイアス試験とを行うように構成される。
ロック又はパターン入力信号を印加するダイナミックバ
イアス試験とこれら入力信号を印加しないスタティック
バイアス試験とを行うように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を説明するためのダイナミッ
クバイアス試験に用いるクロックおよびパターン入力信
号の波形図である。
クバイアス試験に用いるクロックおよびパターン入力信
号の波形図である。
第1図に示すように、まづ、クロック入力信号およびパ
ターン入力信号を印加しない状態で定められた期間スタ
ティックバイアス試験を行ない、IC内の不良の原因と
なる不純物を集積させる。
ターン入力信号を印加しない状態で定められた期間スタ
ティックバイアス試験を行ない、IC内の不良の原因と
なる不純物を集積させる。
これにより、欠陥品のICを劣化させる。
次に、クロック入力信号又はパターン入力信号を定めら
れた期間印加しダイナミックバイアス試験を行う。これ
により、配線等に欠陥のあるICを劣化させる。
れた期間印加しダイナミックバイアス試験を行う。これ
により、配線等に欠陥のあるICを劣化させる。
鼓後に、ICの各種測定を行って上述の劣化品を不良品
として取り除く。
として取り除く。
尚、上述の「定められた期間」とは、クロック又はパタ
ーン入力信号の最も長い周期Tより十分長い期間を言う
。
ーン入力信号の最も長い周期Tより十分長い期間を言う
。
かかるスクリーニング方法を簡単な測定機能を備えた寿
命試験装置等で行なう場合は、クロック又はパターン入
力信号を印加しない試験期間後に測定を行って不良品I
Cを識別する。被試験サンプルは試験装置から取り出さ
ずにクロック又はパターン入力信号を印加して定められ
た期間試験を実施し、最終測定を行う、この手順によれ
ば、スタティック期間後、時間をおかずに測定できるた
め不良検出6度が良くなる。
命試験装置等で行なう場合は、クロック又はパターン入
力信号を印加しない試験期間後に測定を行って不良品I
Cを識別する。被試験サンプルは試験装置から取り出さ
ずにクロック又はパターン入力信号を印加して定められ
た期間試験を実施し、最終測定を行う、この手順によれ
ば、スタティック期間後、時間をおかずに測定できるた
め不良検出6度が良くなる。
以上説明したように、本発明のスクリーニング方法は一
連の試験期間内にクロックまたはパターン入力信号を印
加する試験とこれら入力信号を印加しない試験とを行う
ようにすることにより、不良品の検出感度を高めること
ができる効果がある。
連の試験期間内にクロックまたはパターン入力信号を印
加する試験とこれら入力信号を印加しない試験とを行う
ようにすることにより、不良品の検出感度を高めること
ができる効果がある。
第1図は本発明の一実施例を説明するためのクロックお
よびパターン入力信号の波形図である。 l・・・クロック入力信号、2・・・パターン入力信号
、T・・・入力信号の最長周期。 fJ1図
よびパターン入力信号の波形図である。 l・・・クロック入力信号、2・・・パターン入力信号
、T・・・入力信号の最長周期。 fJ1図
Claims (1)
- 一連の試験期間内にパターン又はクロック入力信号を印
加するダイナミックバイアス試験とこれら入力信号を印
加しないスタティックバイアス試験とを行って欠陥のあ
るICを劣化させ、この劣化されたICを不良品として
除去することを特徴とするスクリーニング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29310886A JPS63144270A (ja) | 1986-12-08 | 1986-12-08 | スクリ−ニング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29310886A JPS63144270A (ja) | 1986-12-08 | 1986-12-08 | スクリ−ニング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63144270A true JPS63144270A (ja) | 1988-06-16 |
Family
ID=17790531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29310886A Pending JPS63144270A (ja) | 1986-12-08 | 1986-12-08 | スクリ−ニング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63144270A (ja) |
-
1986
- 1986-12-08 JP JP29310886A patent/JPS63144270A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY124258A (en) | Method of testing electronic components and testing apparatus for electronic components | |
BR9712762A (pt) | Processo para testar a confiabilidade de um aparelho de teste, especialmente de um dispositivo para inspeção de garrafas vazias | |
DE69012954D1 (de) | Verfahren und Gerät zur oszillatorhaftenden Fehlererkennung in einem pegelempfindlichen Abfragedesignsystem. | |
JPS63144270A (ja) | スクリ−ニング方法 | |
JPH0396872A (ja) | コイル試験方法とその方法に用いる装置 | |
JPS6170473A (ja) | 波形解析装置 | |
KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
JPS62294984A (ja) | 半導体検査装置 | |
JPH05264676A (ja) | 故障検出方法及び検出装置 | |
JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
JPH01150868A (ja) | パルス検査回路 | |
JPH01100474A (ja) | 回路基板検査装置 | |
JPH01260372A (ja) | 電子機器の劣化診断装置 | |
JPS60173482A (ja) | 異常波形検査装置 | |
JPH03186771A (ja) | 媒体検査装置 | |
JPH10275835A (ja) | ウエハ検査装置 | |
JPS61272666A (ja) | 電力ケ−ブルの部分放電測定方法 | |
JPH0273142A (ja) | 表面欠陥検査方法 | |
JPH102935A (ja) | Ic試験装置 | |
JPS6180070A (ja) | Icテスタ | |
JPH03197880A (ja) | インサーキットテスタによる不良データの出力表示方法 | |
JPS63246683A (ja) | 雑音テスト装置 | |
JPS626186A (ja) | 論理回路の検査装置 | |
JPS61198068A (ja) | 集積回路 | |
JP2001296328A (ja) | 被測定装置に対する所定試験項目の試験装置 |