JPS63143620A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS63143620A JPS63143620A JP61290867A JP29086786A JPS63143620A JP S63143620 A JPS63143620 A JP S63143620A JP 61290867 A JP61290867 A JP 61290867A JP 29086786 A JP29086786 A JP 29086786A JP S63143620 A JPS63143620 A JP S63143620A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input
- buses
- inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 101100277646 Candida albicans (strain SC5314 / ATCC MYA-2876) DFI1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/20—Recycling
Landscapes
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送方式に関する。
従来のデータ転送方式は、第３図で示す様に、入出力バ
スＩ１０．Ｉ１０とデータレジスタＤＲの接続を制御す
るトランスファーゲートトランジスタのゲート入力信号
にシフトレジスタ出力信号ＳＲＯとトランスファーゲー
ト制御信号ＲＥの論理積信号を用いており、データ転送
有効期間はこれら２つの信号が共に高電位となる時だけ
であった。
スＩ１０．Ｉ１０とデータレジスタＤＲの接続を制御す
るトランスファーゲートトランジスタのゲート入力信号
にシフトレジスタ出力信号ＳＲＯとトランスファーゲー
ト制御信号ＲＥの論理積信号を用いており、データ転送
有効期間はこれら２つの信号が共に高電位となる時だけ
であった。
第４図は第３図で示した回路の動作タイミングである。
以下に第３図および第４図を用いて従来のデータ転送方
式について説明する。
式について説明する。
第３図において、ＰＩＯは入出力バスＩ１０゜Ｉｌｏの
プリチャージ信号、ＳＲＯゎはシフトレジスタからの出
力信号、ＲＥはトランスファーゲート制御信号、ＡＭＰ
は増幅器、ＤＩＮは外部入力端子、ＤＯｕＴは外部出力
端子、Ｔｏｌ、 ’ｒｏ２゜Ｑｏ１〜ＱＯ６は電界効果
トランジスタを示す。
プリチャージ信号、ＳＲＯゎはシフトレジスタからの出
力信号、ＲＥはトランスファーゲート制御信号、ＡＭＰ
は増幅器、ＤＩＮは外部入力端子、ＤＯｕＴは外部出力
端子、Ｔｏｌ、 ’ｒｏ２゜Ｑｏ１〜ＱＯ６は電界効果
トランジスタを示す。
いま、データを入出力バスＩ１０．Ｉ１０からデータレ
ジスタＤＲへ転送する場合の動作を説明する。
ジスタＤＲへ転送する場合の動作を説明する。
まず、プリチャージ信号ＰＩＯによって入出力バスＩ１
０．Ｉ１０をプリチャージしておき、外部端子ＤＩＮか
らの入力信号を増幅器ＡＭＰで増幅して入出力バスＩ１
０．Ｉ１０に導びくことで入出力バスＩ１０．Ｉ１０が
高電位と低電位又は低電位と高電位になりデータを保持
する。
０．Ｉ１０をプリチャージしておき、外部端子ＤＩＮか
らの入力信号を増幅器ＡＭＰで増幅して入出力バスＩ１
０．Ｉ１０に導びくことで入出力バスＩ１０．Ｉ１０が
高電位と低電位又は低電位と高電位になりデータを保持
する。
次にシフトレジスタ出力信号ＳＲＯ，とトランスファー
ゲート制御信号ＲＥが同時に高電位となる時、トランス
ファゲートトランジスタＴθ１゜Ｔｏ２が活性化状態に
なり、入出力バスとＩｌｏ。
ゲート制御信号ＲＥが同時に高電位となる時、トランス
ファゲートトランジスタＴθ１゜Ｔｏ２が活性化状態に
なり、入出力バスとＩｌｏ。
ＩｌｏとデータレジスタＤＲ，が導通して入出力バスＩ
１０．Ｉ１０のデータがデータレジスタＤＲに転送され
る。この時のデータ転送有効期間は第４図で示す１．２
である。ここで５ＲＯｎ。
１０．Ｉ１０のデータがデータレジスタＤＲに転送され
る。この時のデータ転送有効期間は第４図で示す１．２
である。ここで５ＲＯｎ。
ＲＥ、ＰＩＯ，Ｉｌｏ、Ｉ１０各信９はインターリーブ
形式を用いているので基本信号２サイクルに対して１サ
イクルである。
形式を用いているので基本信号２サイクルに対して１サ
イクルである。
前述した従来の方式は、シフトレジスタ出力信号ＳＲＯ
，とトランスファーゲート制御信号ＲＥの論理積信号を
トランスファーゲートトランジスタＴ。、、Ｔｏ２のゲ
ートに入力する四ｉ構成であり、トランスファー制御信
号ＲＥは基本信号活性化時の一部の期間のみ活性化され
るため、入出力Ｉ１０．Ｉ１０とデータレジスタＤＲが
接続されるのは第４図で示すｔ２の期間のみでデータ転
送有効期間が短かいという欠点がある。
，とトランスファーゲート制御信号ＲＥの論理積信号を
トランスファーゲートトランジスタＴ。、、Ｔｏ２のゲ
ートに入力する四ｉ構成であり、トランスファー制御信
号ＲＥは基本信号活性化時の一部の期間のみ活性化され
るため、入出力Ｉ１０．Ｉ１０とデータレジスタＤＲが
接続されるのは第４図で示すｔ２の期間のみでデータ転
送有効期間が短かいという欠点がある。
上述した従来のデータ転送方式に対し、本発明のデータ
転送方式は、入出力バスＩ１０．Ｉ１０からデータレジ
スタＤＦＩ１．へのデータ転送時に問題となっていたデ
ータ転送有効期間を長くとれるという独創的内容を有す
る。
転送方式は、入出力バスＩ１０．Ｉ１０からデータレジ
スタＤＦＩ１．へのデータ転送時に問題となっていたデ
ータ転送有効期間を長くとれるという独創的内容を有す
る。
基本信号の周期の数倍の周期で動作するデータレジスタ
と入出力バスとの間でインターリーブ形式によりデータ
転送を行う方式において、データレジスタ対応のトラン
スファーゲートトランジスタのゲートを基本信号の１周
期分の有効時間を有する信号により駆動するようにした
ことを特徴とする。
と入出力バスとの間でインターリーブ形式によりデータ
転送を行う方式において、データレジスタ対応のトラン
スファーゲートトランジスタのゲートを基本信号の１周
期分の有効時間を有する信号により駆動するようにした
ことを特徴とする。
次に本発明の実施例について図面を参照して詳述する。
第１図は本発明の一実施例を示す回路図であり、第２図
は第１図で示した回路の動作タイミング図である。
は第１図で示した回路の動作タイミング図である。
第１図において、トランシファーゲートトランジスタＴ
ｏ、およびＴｏ２はシフＩ・レジスタ出力信号５ＲＯｎ
によって直接駆動されるようになっている。Ｔｏ、、Ｔ
ｏ２およびＱｏ１〜Ｑｏ４はエンハンスメント型電界効
果トランジスタである。また、入出力バスＩ１０．Ｉ１
０には、図示省略したが、複数個のデータレジスタとト
ランシファーゲートトランジスタが接続され、インター
リーブ形式で入出力バスＩ１０．Ｉ１０との間でデータ
転送を行うようになっている。
ｏ、およびＴｏ２はシフＩ・レジスタ出力信号５ＲＯｎ
によって直接駆動されるようになっている。Ｔｏ、、Ｔ
ｏ２およびＱｏ１〜Ｑｏ４はエンハンスメント型電界効
果トランジスタである。また、入出力バスＩ１０．Ｉ１
０には、図示省略したが、複数個のデータレジスタとト
ランシファーゲートトランジスタが接続され、インター
リーブ形式で入出力バスＩ１０．Ｉ１０との間でデータ
転送を行うようになっている。
さて、データ転送方向が入出力バス■１０゜Ｉｌｏから
データレジスタＤＲへの場合について説明する。
データレジスタＤＲへの場合について説明する。
まず、プリチャージ信号ＰＩＯによって入出力バスＩ１
０．Ｉ１０をプリチャージしておき、外５一 部入力端子ＤＩＮからの入力信号を増幅器ＡＭＰで増幅
して入出力バスＩ１０．Ｉ１０に導びくことで入出力バ
スＩ１０．Ｉ１０が高電位と低電位間又は低電位と高電
位になり、データを保持する。
０．Ｉ１０をプリチャージしておき、外５一 部入力端子ＤＩＮからの入力信号を増幅器ＡＭＰで増幅
して入出力バスＩ１０．Ｉ１０に導びくことで入出力バ
スＩ１０．Ｉ１０が高電位と低電位間又は低電位と高電
位になり、データを保持する。
次に、シフトレジスタ出力信号ＳＲＯ，が高電位となる
時、トランスファーゲートトランジスタＴｏ１．Ｔｏ２
が活性化状態になり、入出力バスＩ１０．Ｉ１０とデー
タレジスタＤＲが導通して入出力バスＩ１０．Ｉ１０の
データがデータレジスタに転送される。この時、データ
転送有効期間は第２図で示すｔｌである。ここでＳＲＯ
，。
時、トランスファーゲートトランジスタＴｏ１．Ｔｏ２
が活性化状態になり、入出力バスＩ１０．Ｉ１０とデー
タレジスタＤＲが導通して入出力バスＩ１０．Ｉ１０の
データがデータレジスタに転送される。この時、データ
転送有効期間は第２図で示すｔｌである。ここでＳＲＯ
，。
ＰＩＯ，Ｉｌｏ、Ｉｌｏの各信号はインターリーブ形式
を用いているため、基本信号２サイクルに対して１サイ
クルである。
を用いているため、基本信号２サイクルに対して１サイ
クルである。
第１図に示した実施例において、データレジスタＤＲと
トランスファーゲートトランジスタ’ｒｏ、、 Ｔｏ２
の間にデプレッション型電界効果トランジスタを挿入し
、抵抗素子として機能をさせるようにしてもよい。
トランスファーゲートトランジスタ’ｒｏ、、 Ｔｏ２
の間にデプレッション型電界効果トランジスタを挿入し
、抵抗素子として機能をさせるようにしてもよい。
６一
このような構成を採用すれば、データ転送パスにおける
電流値を制限することになるため、データ転送時の消費
電力を軽減できる。
電流値を制限することになるため、データ転送時の消費
電力を軽減できる。
以上説明したように、本発明のデータ転送方式は、入出
力バスとデータレジスタの間のトランスファーゲートト
ランジスタのゲート入力信号にシフトレジスタの出力信
号を用いることにより、データ転送有効期間が長くとれ
るという効果がある。
力バスとデータレジスタの間のトランスファーゲートト
ランジスタのゲート入力信号にシフトレジスタの出力信
号を用いることにより、データ転送有効期間が長くとれ
るという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本実
施例の動作を示すタイミング図、第３図は従来例の回路
図、第４図は従来例の動作を示すタイミング図をそれぞ
れ示す。 ＤＲ・・・データレジスタ、Ｉｌｏ、Ｉｌｏ・・・入出
力バス、ＤＩＮ・・・外部入力端子、ＤＯｕＴ・・・外
部出力端子、ＳＲＯ，・・・シフトレジスタ出力信号、
ＲＥ・・・トランスファーゲート制御信号、Ｐ’ＩＯ・
・・プリチャージ信号、ＡＭＰ・・・増幅器、Ｔｏ、、
Ｔｏ２． Ｑｏｔ〜Ｑｏ６−電界効果トランジスタ、
ＮＯＩ、 ＮＯ２”’接点。
施例の動作を示すタイミング図、第３図は従来例の回路
図、第４図は従来例の動作を示すタイミング図をそれぞ
れ示す。 ＤＲ・・・データレジスタ、Ｉｌｏ、Ｉｌｏ・・・入出
力バス、ＤＩＮ・・・外部入力端子、ＤＯｕＴ・・・外
部出力端子、ＳＲＯ，・・・シフトレジスタ出力信号、
ＲＥ・・・トランスファーゲート制御信号、Ｐ’ＩＯ・
・・プリチャージ信号、ＡＭＰ・・・増幅器、Ｔｏ、、
Ｔｏ２． Ｑｏｔ〜Ｑｏ６−電界効果トランジスタ、
ＮＯＩ、 ＮＯ２”’接点。
Claims (1)
- 基本信号の周期の数倍の周期で動作するデータレジスタ
と入出力バスとの間でインターリーブ形式によりデータ
転送を行う方式において、前記データレジスタ対応のト
ランスファゲートトランジスタのゲートを前記基本信号
の１周期分の有効時間を有する信号により駆動するよう
にしたことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290867A JPS63143620A (ja) | 1986-12-05 | 1986-12-05 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290867A JPS63143620A (ja) | 1986-12-05 | 1986-12-05 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63143620A true JPS63143620A (ja) | 1988-06-15 |
| JPH0535893B2 JPH0535893B2 (ja) | 1993-05-27 |
Family
ID=17761523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61290867A Granted JPS63143620A (ja) | 1986-12-05 | 1986-12-05 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63143620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006327659A (ja) * | 2005-05-27 | 2006-12-07 | Jsr Corp | 当接板、その固定バンド、それらを備える梱包材及び梱包構造体 |
-
1986
- 1986-12-05 JP JP61290867A patent/JPS63143620A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006327659A (ja) * | 2005-05-27 | 2006-12-07 | Jsr Corp | 当接板、その固定バンド、それらを備える梱包材及び梱包構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535893B2 (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| JPS63143620A (ja) | デ−タ転送方式 | |
| JP2775859B2 (ja) | フリップフロップ回路 | |
| JP2557866Y2 (ja) | 信号切換回路 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JPH0562784B2 (ja) | ||
| JPH0522991Y2 (ja) | ||
| JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPS5897800U (ja) | メモリ装置 | |
| JPS6244350U (ja) | ||
| JPS62154555U (ja) | ||
| JPS63146772U (ja) | ||
| JPH0242138U (ja) | ||
| JPS63147035U (ja) | ||
| JPS62299111A (ja) | バツフア−装置 | |
| JPS6257442U (ja) | ||
| JPS6013591U (ja) | 表示制御回路 | |
| JPS6334953A (ja) | 半導体集積回路 | |
| JPS6219855U (ja) | ||
| JPS6130102U (ja) | 給湯器等の制御装置 | |
| JPS6356741A (ja) | テスト回路 | |
| JPS62100022A (ja) | カウンタ制御回路 | |
| JPH0320837B2 (ja) | ||
| JPH059873B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |