JPS6314230A - デ−タ変換器 - Google Patents
デ−タ変換器Info
- Publication number
- JPS6314230A JPS6314230A JP15742586A JP15742586A JPS6314230A JP S6314230 A JPS6314230 A JP S6314230A JP 15742586 A JP15742586 A JP 15742586A JP 15742586 A JP15742586 A JP 15742586A JP S6314230 A JPS6314230 A JP S6314230A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- microprocessor
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 32
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 241000609816 Pantholops hodgsonii Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はマイクロプロセサの入力装置に関し、特に符号
変換を行なうデータ変換器に関する。
変換を行なうデータ変換器に関する。
(従来の技術)
従来、マイクロプロセサがあるデータの変換(例えばコ
ード変換)を行なうには大旨次の2つの方法があった。
ード変換)を行なうには大旨次の2つの方法があった。
tt’ziの方法は、マイクロプロセサのメモリ窒間上
に変換テーブルを設けて処理するものである。すなわち
メモリ上のある領域に変換後のデータを予じめ変換テー
ブルとして設定しておき、変換処理時には変換すべきデ
ータケ変換テーブル内へのアドレス情報にまず変換し、
次にそのアドレスに示されるメモリ(変換テーブル)の
内容を取り吊すことにより変換後のデータ全得るという
方法である。
に変換テーブルを設けて処理するものである。すなわち
メモリ上のある領域に変換後のデータを予じめ変換テー
ブルとして設定しておき、変換処理時には変換すべきデ
ータケ変換テーブル内へのアドレス情報にまず変換し、
次にそのアドレスに示されるメモリ(変換テーブル)の
内容を取り吊すことにより変換後のデータ全得るという
方法である。
第4図はこの方法における変換処理のためにマイクロプ
ロセサの実行すべき命令のフローチャートである。ここ
ではマイクロプロセサ内の8ビツトで構成されるアキュ
ムレータに、変換すべきデータ全設定しておくことによ
り結果とし”C7キユムレータに変換後のデータが得ら
れる。
ロセサの実行すべき命令のフローチャートである。ここ
ではマイクロプロセサ内の8ビツトで構成されるアキュ
ムレータに、変換すべきデータ全設定しておくことによ
り結果とし”C7キユムレータに変換後のデータが得ら
れる。
レジスタ1とレジスタ2は、ともにマイクロプロセサ内
の16ビツト汎用レジスタである。第4図によれば変換
処理のためマイクロプロセサは(イ)(ロ)(/→に)
((ホ)の5ケの命令全実行しなければならない。
の16ビツト汎用レジスタである。第4図によれば変換
処理のためマイクロプロセサは(イ)(ロ)(/→に)
((ホ)の5ケの命令全実行しなければならない。
次に第2の方法は第1の方法における変換テーブルを入
出力装置の1つとして配置するものである。
出力装置の1つとして配置するものである。
第5図は従来の第2の方法を示す例である。
マイクロプロセサ1の出力命令時にデコーダ7はアドレ
スバスALi弁して送られてくるアドレス情報をデコー
ドする。デコードの結果、出力装置としてアドレスレジ
スタ6を示している場合はアドレスレジスタ6にマイク
ロプロセサ1から与えられたデータバスDBの内容をラ
ッチすべきことを指示する。データバスの内容を格納し
たアドレスレジスタ6の内容は読み出し専用メモリ3の
アドレス入力AIに入る。
スバスALi弁して送られてくるアドレス情報をデコー
ドする。デコードの結果、出力装置としてアドレスレジ
スタ6を示している場合はアドレスレジスタ6にマイク
ロプロセサ1から与えられたデータバスDBの内容をラ
ッチすべきことを指示する。データバスの内容を格納し
たアドレスレジスタ6の内容は読み出し専用メモリ3の
アドレス入力AIに入る。
−万、マイクロプロセサ1の入力命令時にはデコーダ8
はアドレスバスの内容全デコードする。
はアドレスバスの内容全デコードする。
その結果、読み出し専用メモリ3を入力装置として選択
している場合、読み出し専用メモリ3を活性化させるべ
く選択信号SLi与える。
している場合、読み出し専用メモリ3を活性化させるべ
く選択信号SLi与える。
読み出し専用メモリ3はマイクロプロセサ1から入力装
置読み出し信号IRが与えられると、アドレスレジスタ
6で示されるアドレスに対して視出し全行ない、その内
容をデータバスDB上に載せる。これによりマイクロプ
ロセサ1は読み出し専用メモリの内容を取り込むことが
できる。第6図はこの場合の変換処理におけるマイクロ
プロセサ1の実行すべきフローチャートを示している。
置読み出し信号IRが与えられると、アドレスレジスタ
6で示されるアドレスに対して視出し全行ない、その内
容をデータバスDB上に載せる。これによりマイクロプ
ロセサ1は読み出し専用メモリの内容を取り込むことが
できる。第6図はこの場合の変換処理におけるマイクロ
プロセサ1の実行すべきフローチャートを示している。
変換すべきデータは出力命令によりアドレスレジスタ6
にラッチされ、そのアドレスレジスタ6によつ℃示され
るアドレスに対する読み出し専用メモリ3の内容全入力
命令により読み出すことにより変換後のデータを得るこ
とができる。読み出し専用メモリ3にはアドレス入力に
対応した形で変換後のデータ金子じめ書き込んである。
にラッチされ、そのアドレスレジスタ6によつ℃示され
るアドレスに対する読み出し専用メモリ3の内容全入力
命令により読み出すことにより変換後のデータを得るこ
とができる。読み出し専用メモリ3にはアドレス入力に
対応した形で変換後のデータ金子じめ書き込んである。
第6図によれば変換処理のためマイクロ10セサは(イ
)(ロ)の2ケの命令を実行する必要がある。
)(ロ)の2ケの命令を実行する必要がある。
(発明が解決しようとする問題点)
以上の従来のデータ変換器によ九ば、第1の方法では変
換処理のため多くの処理を行なわねばならず高速な処理
を要求される応用では処理時間が長ずざるという欠点が
ある。
換処理のため多くの処理を行なわねばならず高速な処理
を要求される応用では処理時間が長ずざるという欠点が
ある。
また、第2の方法では変換用入出力装置の構成が大きく
なるという欠点がある。
なるという欠点がある。
本発明の目的はマイクロプロセサからデータを受けて所
定のデータに変換するデータ変換器において、装置の構
成を太きくすることなく、高速のデータ変換処理を行な
うことができるデータ変換益金提供することKちる。
定のデータに変換するデータ変換器において、装置の構
成を太きくすることなく、高速のデータ変換処理を行な
うことができるデータ変換益金提供することKちる。
(問題点全解決するだめの手段)
前記目的全達成するために本発明によるデータ又換器は
マイクロプロセサからのデータを受けて所定のデータに
変換するデータ変換器において、前記マイクロプロセサ
のアドレスパスエフデータ挽み出し動作時に、マイクロ
プロセサ内のアキュムレータの内容とともに送出される
入力装置ffi選択するためのアドレス信号を入力とす
るデコーダと、前記デコーダより送出される選択信号に
より選択され、前記アドレスバスよりマイクロプロセサ
内のアキュムレータの内容を示す信号をアドレスとして
入カレ、マイクロプロセサからの入力装置読み出し信号
により、その内容ヲ読み出し、マイクロプロセサのデー
タバスに出力する読み出し専用メモリとから構成されて
いる。
マイクロプロセサからのデータを受けて所定のデータに
変換するデータ変換器において、前記マイクロプロセサ
のアドレスパスエフデータ挽み出し動作時に、マイクロ
プロセサ内のアキュムレータの内容とともに送出される
入力装置ffi選択するためのアドレス信号を入力とす
るデコーダと、前記デコーダより送出される選択信号に
より選択され、前記アドレスバスよりマイクロプロセサ
内のアキュムレータの内容を示す信号をアドレスとして
入カレ、マイクロプロセサからの入力装置読み出し信号
により、その内容ヲ読み出し、マイクロプロセサのデー
タバスに出力する読み出し専用メモリとから構成されて
いる。
(実 施 例)
次に、本発明について図面を参照して説明する。
第1図は本発明によるデータ変換器の第1の実施例を示
す回路図である。
す回路図である。
マイクロプロセサ1より出た16本の信号からなるアド
レスバスABのうち下位8本のアドレスバスALはデコ
ーダ2に入力し、上位8本のアドレスバスAHは読み出
し専用メモリ3のアドレス入力AIにそれぞれ入力され
る。デコーダ2から出た選択信号SLは読み出し専用メ
モリ3の選択端子O8に入り、マイクロプロセサ1から
出た入力装置読み出し信号IRは読み出し専用メモリ3
の出力許可端子OEに入り、読み出し専用メモリ3のデ
ータ出力DOはデータバスDB=i経由してマイクロプ
ロセサ1にそれぞれ入力される。
レスバスABのうち下位8本のアドレスバスALはデコ
ーダ2に入力し、上位8本のアドレスバスAHは読み出
し専用メモリ3のアドレス入力AIにそれぞれ入力され
る。デコーダ2から出た選択信号SLは読み出し専用メ
モリ3の選択端子O8に入り、マイクロプロセサ1から
出た入力装置読み出し信号IRは読み出し専用メモリ3
の出力許可端子OEに入り、読み出し専用メモリ3のデ
ータ出力DOはデータバスDB=i経由してマイクロプ
ロセサ1にそれぞれ入力される。
マイクロプロセサlはアドレスバスAHによって周辺回
路に対して選択番地を指示する。
路に対して選択番地を指示する。
入力装置からのデータ読み出し動作(入力命令実行)時
においては下位側のアドレスバスALに入力装置の選択
のためのアドレスが示され、上位側のアドレスバスAH
にはマイクロプロセサ1内のアキュムレータの内容が示
される。同時に入力装置jL読み出し信号IRが有効に
なることにより入力装置がデータをデータバスDB上に
のせるべきであることを示す。
においては下位側のアドレスバスALに入力装置の選択
のためのアドレスが示され、上位側のアドレスバスAH
にはマイクロプロセサ1内のアキュムレータの内容が示
される。同時に入力装置jL読み出し信号IRが有効に
なることにより入力装置がデータをデータバスDB上に
のせるべきであることを示す。
マイクロプロセサ1は入力装置読み出し信号1几を無効
に戻す直前のデータバスDBの内容全内部のアキュムレ
ータに取り込tr。
に戻す直前のデータバスDBの内容全内部のアキュムレ
ータに取り込tr。
マイクロプロセサ1が本データ変換器に対して入力命令
全実行すると、デコーダ2はアドレスバスALの内容全
解読し、読み出し専用メモリ3?入力装置として選択し
たことを示す選択信号SLi有効にし、読み出し専用メ
モリ3の選択端子O8に対して選択中であること金示す
。
全実行すると、デコーダ2はアドレスバスALの内容全
解読し、読み出し専用メモリ3?入力装置として選択し
たことを示す選択信号SLi有効にし、読み出し専用メ
モリ3の選択端子O8に対して選択中であること金示す
。
このとき読み出し専用メモリ3のアドレス入力AIには
アドレスバスAHを通じてマイクロプロセサ1内のアキ
ュムレータの内容が示さnている。
アドレスバスAHを通じてマイクロプロセサ1内のアキ
ュムレータの内容が示さnている。
次に、マイクロプロセサ1からの入力装置読み出し信号
IRにエフ出力杆OT端子OEが有効になると読み出し
専用メモリ3はそのときのアドレスバスAHにより示さ
れる番地、すなわちマイクロプロセサ1内のアキュムレ
ータの内容であるアドレスに格納されている読み出し専
用メモリ3の内容を読み出し、祝み出したデータ出力D
O=iデータバスDBにのせる。マイクロプロセ+j1
はデータバスDB上のデータをアキュムレータに取ジこ
む。
IRにエフ出力杆OT端子OEが有効になると読み出し
専用メモリ3はそのときのアドレスバスAHにより示さ
れる番地、すなわちマイクロプロセサ1内のアキュムレ
ータの内容であるアドレスに格納されている読み出し専
用メモリ3の内容を読み出し、祝み出したデータ出力D
O=iデータバスDBにのせる。マイクロプロセ+j1
はデータバスDB上のデータをアキュムレータに取ジこ
む。
読み出し専用メモリ3には変換前のデータをアドレス入
力AIとして、そのデータに対応した番地に変換後のデ
ータとなる内容があらかじめ書き込まれている。したが
って、マイクロプロセサ1の変換処理においてはアキュ
ムレータに変換前データをおいて本データ変換器に入力
命令を実行することにより変換後のデータ全アキュムレ
ータに得ることができる。
力AIとして、そのデータに対応した番地に変換後のデ
ータとなる内容があらかじめ書き込まれている。したが
って、マイクロプロセサ1の変換処理においてはアキュ
ムレータに変換前データをおいて本データ変換器に入力
命令を実行することにより変換後のデータ全アキュムレ
ータに得ることができる。
第2図はマイクロプロセサ1の入力命令実行時における
第1図の回路のタイミングチャートである。
第1図の回路のタイミングチャートである。
図において、アドレスバスの上位に載せられるアキュム
レータの内容と下位に載せられる本データ変換器を選択
するアドレスとが同じタイミングで出力さ几ている。
レータの内容と下位に載せられる本データ変換器を選択
するアドレスとが同じタイミングで出力さ几ている。
下位アドレスによって選択信号SLが出力され、入力装
置読み出し信号I几に応じ℃データバスDB上に読み出
し専用メモリ3の内容が読み出される。
置読み出し信号I几に応じ℃データバスDB上に読み出
し専用メモリ3の内容が読み出される。
第3図は本発明の第2の実施例を示す回路図であり、第
1の実施例を拡張した応用例である。
1の実施例を拡張した応用例である。
マイクロプロセサ1の16本の信号よりなるアドレスバ
スABのうち上位側8本のアドレスバスAHは読み出し
専用メモリ5の12ケのアドレス入力のうちの下位gl
IIsケのアドレス人力AILに接続さ九る。下位側8
本のアドレスバスALはさらに2組の上位側4本のアド
レスバスALHと下位側4本のアドレスバスALLに分
けられ、アドレスバスALLは読み出し専用メモリ5の
上位側4ケのアドレス入力AIHへ、アドレスバスAL
)lはデコーダ4にそれぞn接続される。
スABのうち上位側8本のアドレスバスAHは読み出し
専用メモリ5の12ケのアドレス入力のうちの下位gl
IIsケのアドレス人力AILに接続さ九る。下位側8
本のアドレスバスALはさらに2組の上位側4本のアド
レスバスALHと下位側4本のアドレスバスALLに分
けられ、アドレスバスALLは読み出し専用メモリ5の
上位側4ケのアドレス入力AIHへ、アドレスバスAL
)lはデコーダ4にそれぞn接続される。
デコーダ4から出た選択信号SLはdみ出し専用メモリ
5の選択端子O8に入り、マイクロプロセサ1から出た
入力装置読み出し信号IRは読み出し専用メモリ5の出
力許可端子OBにそれぞれ入力さル、また、読み出し専
用メモリ5のデータ出力DOはデータバスDBi経由し
てマイクロプロセサ1に入力さルる。
5の選択端子O8に入り、マイクロプロセサ1から出た
入力装置読み出し信号IRは読み出し専用メモリ5の出
力許可端子OBにそれぞれ入力さル、また、読み出し専
用メモリ5のデータ出力DOはデータバスDBi経由し
てマイクロプロセサ1に入力さルる。
第1の実施例における読み出し専用メモリ3のデータ記
憶容量は8ピツ)X256語であり、8ビツトのデータ
全8ビツトの別のデータに変換するにあた。!71つの
タイプの変換しかできない。本実施例では読み出し専用
メモリ5のデータ記憶容量上8ピッ)X256語×16
に増大させたため16種類の変換のタイプをもつことが
できる。すなわち本実施例の第1の実施例に対する相違
は読み出し専用メモリ5の容量とともに、アドレスバス
ALの使用方法にある。
憶容量は8ピツ)X256語であり、8ビツトのデータ
全8ビツトの別のデータに変換するにあた。!71つの
タイプの変換しかできない。本実施例では読み出し専用
メモリ5のデータ記憶容量上8ピッ)X256語×16
に増大させたため16種類の変換のタイプをもつことが
できる。すなわち本実施例の第1の実施例に対する相違
は読み出し専用メモリ5の容量とともに、アドレスバス
ALの使用方法にある。
アドレスバスALは入力装置の選択に使用されるが、こ
のうち上位側となるアドレスバスALHがデコーダ4に
より本データ変換器が選択されたことを指示すると、下
位側となるアドレスバスALLは読み出し専用メモリ5
の上位側のアドレス入力AIHに入り、16ケある8ピ
ツ)X256語の領域のうちの任意の領域を切9分ける
ことが可能である。この場合、マイクロプロセサ1のデ
ータfP処理においては入力命令全実行すべき8ビツト
の入力装置アドレスのうち上位4ビツトで本データ変換
器を選択するコード?与え、残る下位4ビツトで変換す
るタイプを与えている。ここでいう複数のデータ変換の
タイプの例としては■ASCIIコードをgBODIo
コードに変換する、■EBODICコード’1AscI
Iコードに変換する、等がある。
のうち上位側となるアドレスバスALHがデコーダ4に
より本データ変換器が選択されたことを指示すると、下
位側となるアドレスバスALLは読み出し専用メモリ5
の上位側のアドレス入力AIHに入り、16ケある8ピ
ツ)X256語の領域のうちの任意の領域を切9分ける
ことが可能である。この場合、マイクロプロセサ1のデ
ータfP処理においては入力命令全実行すべき8ビツト
の入力装置アドレスのうち上位4ビツトで本データ変換
器を選択するコード?与え、残る下位4ビツトで変換す
るタイプを与えている。ここでいう複数のデータ変換の
タイプの例としては■ASCIIコードをgBODIo
コードに変換する、■EBODICコード’1AscI
Iコードに変換する、等がある。
(発明の効果)
以上、説明したように、本発明はマイクロプロセサがア
キュムレータに変換前のデータ全設定し本データ変換器
に対し入力命令を実行するのみで変換されたデータをア
キュムレータに得ることができるように講成さn″′C
いるので高速な処理を要求される応用におい又も処理時
間を増すことなくデータ変換が行なえるという効果があ
る。
キュムレータに変換前のデータ全設定し本データ変換器
に対し入力命令を実行するのみで変換されたデータをア
キュムレータに得ることができるように講成さn″′C
いるので高速な処理を要求される応用におい又も処理時
間を増すことなくデータ変換が行なえるという効果があ
る。
第1図は本発明によるデータ変換器の第1の実施例を示
す回路図、第2図は第1図の回路全説明するためのタイ
ミングチャート、第3図は本発明の第2の実施例に示す
回路図、第4図は従来回路の処理の1例會示すフローチ
ャート、第5図は従来のデータ変換器の他の例を示す回
路図、第6図は第5図の回路における処理を示すフロー
チャートである。 l・・・マイクロプロセサ 2・・・デコーダ3・・
・読み出し専用メモリ 4・・・デコーダ5・・・読
み出し専用メモリ 6・・・アドレスレジスタ 7・・・デコーダ■R・
・・入力装を読出信号 SL・・・選択信号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽才4図 才6図
す回路図、第2図は第1図の回路全説明するためのタイ
ミングチャート、第3図は本発明の第2の実施例に示す
回路図、第4図は従来回路の処理の1例會示すフローチ
ャート、第5図は従来のデータ変換器の他の例を示す回
路図、第6図は第5図の回路における処理を示すフロー
チャートである。 l・・・マイクロプロセサ 2・・・デコーダ3・・
・読み出し専用メモリ 4・・・デコーダ5・・・読
み出し専用メモリ 6・・・アドレスレジスタ 7・・・デコーダ■R・
・・入力装を読出信号 SL・・・選択信号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽才4図 才6図
Claims (1)
- マイクロプロセサからのデータを受けて所定のデータに
変換するデータ変換器において、前記マイクロプロセサ
のアドレスバスよりデータ読み出し動作時に、マイクロ
プロセサ内のアキュムレータの内容とともに送出される
入力装置を選択するためのアドレス信号を入力とするデ
コーダと、前記デコーダより送出される選択信号により
選択され、前記アドレスバスよりマイクロプロセサ内の
アキュムレータの内容を示す信号をアドレスとして入力
し、マイクロプロセサからの入力装置読み出し信号によ
り、その内容を読み出し、マイクロプロセサのデータバ
スに出力する読み出し専用メモリとから構成したことを
特徴とするデータ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15742586A JPS6314230A (ja) | 1986-07-04 | 1986-07-04 | デ−タ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15742586A JPS6314230A (ja) | 1986-07-04 | 1986-07-04 | デ−タ変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6314230A true JPS6314230A (ja) | 1988-01-21 |
Family
ID=15649353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15742586A Pending JPS6314230A (ja) | 1986-07-04 | 1986-07-04 | デ−タ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6314230A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10123324A (ja) * | 1996-10-22 | 1998-05-15 | Dainippon Printing Co Ltd | 反射型lcd用偏光板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56161587A (en) * | 1980-05-19 | 1981-12-11 | Hitachi Ltd | Character code converting system |
JPS5977560A (ja) * | 1983-09-19 | 1984-05-04 | Nec Corp | デ−タ処理装置 |
-
1986
- 1986-07-04 JP JP15742586A patent/JPS6314230A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56161587A (en) * | 1980-05-19 | 1981-12-11 | Hitachi Ltd | Character code converting system |
JPS5977560A (ja) * | 1983-09-19 | 1984-05-04 | Nec Corp | デ−タ処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10123324A (ja) * | 1996-10-22 | 1998-05-15 | Dainippon Printing Co Ltd | 反射型lcd用偏光板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0248931B2 (ja) | ||
JPS60183669A (ja) | メモリ制御装置 | |
JPS6314230A (ja) | デ−タ変換器 | |
JPH02126321A (ja) | 命令コードのデコード装置 | |
JPH02128286A (ja) | 標準パタン読出し回路 | |
JPS6134620A (ja) | 計算機への入力方法 | |
JPS58186846A (ja) | マイクロプログラム制御装置 | |
JPS586970B2 (ja) | Romアドレスのシ−ケンス制御方式 | |
JPS63173143A (ja) | メモリインタフエ−ス回路 | |
JPS63118965A (ja) | Dmaワ−ド転送方式 | |
JPH02247758A (ja) | 端末情報の管理方式 | |
JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
JPS6111493B2 (ja) | ||
JPS581464B2 (ja) | デ−タ変換装置 | |
JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
JPS6136854A (ja) | メモリ切換装置 | |
JPH03157720A (ja) | 汎用レジスタ構成回路 | |
JPS61122752A (ja) | マイクロプログラム制御装置 | |
JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
JPS63136133A (ja) | 情報処理回路 | |
JPS6243746A (ja) | タグ付デ−タ制御方式 | |
JPS6398734A (ja) | 分岐制御方式 | |
JPS6027942A (ja) | マイクロプログラム制御方式 | |
JPH05334172A (ja) | 拡張記憶装置 |