JPS6314230A - デ−タ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプロセサの入力装置に関し、特に符号
変換を行なうデータ変換器に関する。

（従来の技術） 従来、マイクロプロセサがあるデータの変換（例えばコ
ード変換）を行なうには大旨次の２つの方法があった。

ｔｔ’ｚｉの方法は、マイクロプロセサのメモリ窒間上
に変換テーブルを設けて処理するものである。すなわち
メモリ上のある領域に変換後のデータを予じめ変換テー
ブルとして設定しておき、変換処理時には変換すべきデ
ータケ変換テーブル内へのアドレス情報にまず変換し、
次にそのアドレスに示されるメモリ（変換テーブル）の
内容を取り吊すことにより変換後のデータ全得るという
方法である。

第４図はこの方法における変換処理のためにマイクロプ
ロセサの実行すべき命令のフローチャートである。ここ
ではマイクロプロセサ内の８ビツトで構成されるアキュ
ムレータに、変換すべきデータ全設定しておくことによ
り結果とし”Ｃ７キユムレータに変換後のデータが得ら
れる。

レジスタ１とレジスタ２は、ともにマイクロプロセサ内
の１６ビツト汎用レジスタである。第４図によれば変換
処理のためマイクロプロセサは（イ）（ロ）（／→に）
（（ホ）の５ケの命令全実行しなければならない。

次に第２の方法は第１の方法における変換テーブルを入
出力装置の１つとして配置するものである。

第５図は従来の第２の方法を示す例である。

マイクロプロセサ１の出力命令時にデコーダ７はアドレ
スバスＡＬｉ弁して送られてくるアドレス情報をデコー
ドする。デコードの結果、出力装置としてアドレスレジ
スタ６を示している場合はアドレスレジスタ６にマイク
ロプロセサ１から与えられたデータバスＤＢの内容をラ
ッチすべきことを指示する。データバスの内容を格納し
たアドレスレジスタ６の内容は読み出し専用メモリ３の
アドレス入力ＡＩに入る。

−万、マイクロプロセサ１の入力命令時にはデコーダ８
はアドレスバスの内容全デコードする。

その結果、読み出し専用メモリ３を入力装置として選択
している場合、読み出し専用メモリ３を活性化させるべ
く選択信号ＳＬｉ与える。

読み出し専用メモリ３はマイクロプロセサ１から入力装
置読み出し信号ＩＲが与えられると、アドレスレジスタ
６で示されるアドレスに対して視出し全行ない、その内
容をデータバスＤＢ上に載せる。これによりマイクロプ
ロセサ１は読み出し専用メモリの内容を取り込むことが
できる。第６図はこの場合の変換処理におけるマイクロ
プロセサ１の実行すべきフローチャートを示している。

変換すべきデータは出力命令によりアドレスレジスタ６
にラッチされ、そのアドレスレジスタ６によつ℃示され
るアドレスに対する読み出し専用メモリ３の内容全入力
命令により読み出すことにより変換後のデータを得るこ
とができる。読み出し専用メモリ３にはアドレス入力に
対応した形で変換後のデータ金子じめ書き込んである。

第６図によれば変換処理のためマイクロ１０セサは（イ
）（ロ）の２ケの命令を実行する必要がある。

（発明が解決しようとする問題点） 以上の従来のデータ変換器によ九ば、第１の方法では変
換処理のため多くの処理を行なわねばならず高速な処理
を要求される応用では処理時間が長ずざるという欠点が
ある。

また、第２の方法では変換用入出力装置の構成が大きく
なるという欠点がある。

本発明の目的はマイクロプロセサからデータを受けて所
定のデータに変換するデータ変換器において、装置の構
成を太きくすることなく、高速のデータ変換処理を行な
うことができるデータ変換益金提供することＫちる。

（問題点全解決するだめの手段） 前記目的全達成するために本発明によるデータ又換器は
マイクロプロセサからのデータを受けて所定のデータに
変換するデータ変換器において、前記マイクロプロセサ
のアドレスパスエフデータ挽み出し動作時に、マイクロ
プロセサ内のアキュムレータの内容とともに送出される
入力装置ｆｆｉ選択するためのアドレス信号を入力とす
るデコーダと、前記デコーダより送出される選択信号に
より選択され、前記アドレスバスよりマイクロプロセサ
内のアキュムレータの内容を示す信号をアドレスとして
入カレ、マイクロプロセサからの入力装置読み出し信号
により、その内容ヲ読み出し、マイクロプロセサのデー
タバスに出力する読み出し専用メモリとから構成されて
いる。

（実　施　例） 次に、本発明について図面を参照して説明する。

第１図は本発明によるデータ変換器の第１の実施例を示
す回路図である。

マイクロプロセサ１より出た１６本の信号からなるアド
レスバスＡＢのうち下位８本のアドレスバスＡＬはデコ
ーダ２に入力し、上位８本のアドレスバスＡＨは読み出
し専用メモリ３のアドレス入力ＡＩにそれぞれ入力され
る。デコーダ２から出た選択信号ＳＬは読み出し専用メ
モリ３の選択端子Ｏ８に入り、マイクロプロセサ１から
出た入力装置読み出し信号ＩＲは読み出し専用メモリ３
の出力許可端子ＯＥに入り、読み出し専用メモリ３のデ
ータ出力ＤＯはデータバスＤＢ＝ｉ経由してマイクロプ
ロセサ１にそれぞれ入力される。

マイクロプロセサｌはアドレスバスＡＨによって周辺回
路に対して選択番地を指示する。

入力装置からのデータ読み出し動作（入力命令実行）時
においては下位側のアドレスバスＡＬに入力装置の選択
のためのアドレスが示され、上位側のアドレスバスＡＨ
にはマイクロプロセサ１内のアキュムレータの内容が示
される。同時に入力装置ｊＬ読み出し信号ＩＲが有効に
なることにより入力装置がデータをデータバスＤＢ上に
のせるべきであることを示す。

マイクロプロセサ１は入力装置読み出し信号１几を無効
に戻す直前のデータバスＤＢの内容全内部のアキュムレ
ータに取り込ｔｒ。

マイクロプロセサ１が本データ変換器に対して入力命令
全実行すると、デコーダ２はアドレスバスＡＬの内容全
解読し、読み出し専用メモリ３？入力装置として選択し
たことを示す選択信号ＳＬｉ有効にし、読み出し専用メ
モリ３の選択端子Ｏ８に対して選択中であること金示す
。

このとき読み出し専用メモリ３のアドレス入力ＡＩには
アドレスバスＡＨを通じてマイクロプロセサ１内のアキ
ュムレータの内容が示さｎている。

次に、マイクロプロセサ１からの入力装置読み出し信号
ＩＲにエフ出力杆ＯＴ端子ＯＥが有効になると読み出し
専用メモリ３はそのときのアドレスバスＡＨにより示さ
れる番地、すなわちマイクロプロセサ１内のアキュムレ
ータの内容であるアドレスに格納されている読み出し専
用メモリ３の内容を読み出し、祝み出したデータ出力Ｄ
Ｏ＝ｉデータバスＤＢにのせる。マイクロプロセ＋ｊ１
はデータバスＤＢ上のデータをアキュムレータに取ジこ
む。

読み出し専用メモリ３には変換前のデータをアドレス入
力ＡＩとして、そのデータに対応した番地に変換後のデ
ータとなる内容があらかじめ書き込まれている。したが
って、マイクロプロセサ１の変換処理においてはアキュ
ムレータに変換前データをおいて本データ変換器に入力
命令を実行することにより変換後のデータ全アキュムレ
ータに得ることができる。

第２図はマイクロプロセサ１の入力命令実行時における
第１図の回路のタイミングチャートである。

図において、アドレスバスの上位に載せられるアキュム
レータの内容と下位に載せられる本データ変換器を選択
するアドレスとが同じタイミングで出力さ几ている。

下位アドレスによって選択信号ＳＬが出力され、入力装
置読み出し信号Ｉ几に応じ℃データバスＤＢ上に読み出
し専用メモリ３の内容が読み出される。

第３図は本発明の第２の実施例を示す回路図であり、第
１の実施例を拡張した応用例である。

マイクロプロセサ１の１６本の信号よりなるアドレスバ
スＡＢのうち上位側８本のアドレスバスＡＨは読み出し
専用メモリ５の１２ケのアドレス入力のうちの下位ｇｌ
ＩＩｓケのアドレス人力ＡＩＬに接続さ九る。下位側８
本のアドレスバスＡＬはさらに２組の上位側４本のアド
レスバスＡＬＨと下位側４本のアドレスバスＡＬＬに分
けられ、アドレスバスＡＬＬは読み出し専用メモリ５の
上位側４ケのアドレス入力ＡＩＨへ、アドレスバスＡＬ
）ｌはデコーダ４にそれぞｎ接続される。

デコーダ４から出た選択信号ＳＬはｄみ出し専用メモリ
５の選択端子Ｏ８に入り、マイクロプロセサ１から出た
入力装置読み出し信号ＩＲは読み出し専用メモリ５の出
力許可端子ＯＢにそれぞれ入力さル、また、読み出し専
用メモリ５のデータ出力ＤＯはデータバスＤＢｉ経由し
てマイクロプロセサ１に入力さルる。

第１の実施例における読み出し専用メモリ３のデータ記
憶容量は８ピツ）Ｘ２５６語であり、８ビツトのデータ
全８ビツトの別のデータに変換するにあた。！７１つの
タイプの変換しかできない。本実施例では読み出し専用
メモリ５のデータ記憶容量上８ピッ）Ｘ２５６語×１６
に増大させたため１６種類の変換のタイプをもつことが
できる。すなわち本実施例の第１の実施例に対する相違
は読み出し専用メモリ５の容量とともに、アドレスバス
ＡＬの使用方法にある。

アドレスバスＡＬは入力装置の選択に使用されるが、こ
のうち上位側となるアドレスバスＡＬＨがデコーダ４に
より本データ変換器が選択されたことを指示すると、下
位側となるアドレスバスＡＬＬは読み出し専用メモリ５
の上位側のアドレス入力ＡＩＨに入り、１６ケある８ピ
ツ）Ｘ２５６語の領域のうちの任意の領域を切９分ける
ことが可能である。この場合、マイクロプロセサ１のデ
ータｆＰ処理においては入力命令全実行すべき８ビツト
の入力装置アドレスのうち上位４ビツトで本データ変換
器を選択するコード？与え、残る下位４ビツトで変換す
るタイプを与えている。ここでいう複数のデータ変換の
タイプの例としては■ＡＳＣＩＩコードをｇＢＯＤＩｏ
コードに変換する、■ＥＢＯＤＩＣコード’１ＡｓｃＩ
Ｉコードに変換する、等がある。

（発明の効果） 以上、説明したように、本発明はマイクロプロセサがア
キュムレータに変換前のデータ全設定し本データ変換器
に対し入力命令を実行するのみで変換されたデータをア
キュムレータに得ることができるように講成さｎ″′Ｃ
いるので高速な処理を要求される応用におい又も処理時
間を増すことなくデータ変換が行なえるという効果があ
る。

【図面の簡単な説明】

第１図は本発明によるデータ変換器の第１の実施例を示
す回路図、第２図は第１図の回路全説明するためのタイ
ミングチャート、第３図は本発明の第２の実施例に示す
回路図、第４図は従来回路の処理の１例會示すフローチ
ャート、第５図は従来のデータ変換器の他の例を示す回
路図、第６図は第５図の回路における処理を示すフロー
チャートである。 ｌ・・・マイクロプロセサ　　２・・・デコーダ３・・
・読み出し専用メモリ　　４・・・デコーダ５・・・読
み出し専用メモリ ６・・・アドレスレジスタ　　７・・・デコーダ■Ｒ・
・・入力装を読出信号 ＳＬ・・・選択信号 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　　壽才４図 才６図

Claims (1)

【特許請求の範囲】
1. マイクロプロセサからのデータを受けて所定のデータに
   変換するデータ変換器において、前記マイクロプロセサ
   のアドレスバスよりデータ読み出し動作時に、マイクロ
   プロセサ内のアキュムレータの内容とともに送出される
   入力装置を選択するためのアドレス信号を入力とするデ
   コーダと、前記デコーダより送出される選択信号により
   選択され、前記アドレスバスよりマイクロプロセサ内の
   アキュムレータの内容を示す信号をアドレスとして入力
   し、マイクロプロセサからの入力装置読み出し信号によ
   り、その内容を読み出し、マイクロプロセサのデータバ
   スに出力する読み出し専用メモリとから構成したことを
   特徴とするデータ変換器。