JPS581464B2 - デ−タ変換装置 - Google Patents

Description

【発明の詳細な説明】 この発明は記憶装置上に一定の語間隔毎に存在するデー
タを２語単位でパイプライン演算器に入力する装置に関
するものである。

記憶装置上に一定の語間隔をもって存在するデータを読
出す読出しレジスタは物理的に連続した偶数／奇数アド
レスの内容を２語単位で読出している。

記憶装置上に２語の長さをもつ倍精度または４語の長さ
をもつ４倍精度のデータは必ず偶数アドレスから入って
いるため読出しレジスタで読出した２語をそのまま２語
長の処理能力をもつパイプライン演算器の入力とするこ
とができる。

しかし、１語の長さをもつ単精度データは物理的に連続
した２語の単位で読出しレジスタに読出されるため、演
算処理速度を上げるために読出しレジスタ中の有効な１
個の単精度データを抽出し、その有効な単精度データ２
個の連結して２語長の処理能力をもつパイプライン演算
器に入力する必要がある。

この発明はパイプライン演算器回路において記憶装置か
ら物理的に連続した２語の単位で読出されたデータの中
から有効な１語のデータを抽出し、その１語のデータ２
個を連結してパイプライン演算器に入力するデータ変換
装置を得ることを目的としている。

以下、この発明を図により詳しく説明する。

第１図はパイプライン演算器の一部構成図、第２図は変
換されるデータの説明図、第３図はこの発明に基づくデ
ータ変換装置の一実施例構成図、第４図はこの発明に基
づくデータ変換装置の単精度データを処理する一実施例
回路図である。

第１図において、１は記憶装置、２は読出しレジスタ、
′３はデータ変換装置、４はパイプライン演算器、５は
パイプライン出力レジスタである。

第２図において、１１は記憶装置中の単精度データの格
納例、１２の各段は読出しレジスタで読出された各単精
度データの形式、１３の各段はパイプライン入力とする
単精度データの形式である。

第３図において、３はデータ変換装置、２１は入力レジ
スタ、２２は退避レジスタ、２３は出力レジスタ、０１
〜Ｇ６はゲートである。

第４図において、１１は送出端子、Ｆ１〜Ｆ２は送出フ
リツプフロツプ、Ｆ３〜Ｆ４は語距離フリップフロツプ
、Ｆ，は偶奇フリップフロップ、Ｆ６はベクトルフリツ
プフロップ、Ｆ７は単精度フリップフロツプ、３１〜３
６はゲート出力端子である。

第１図において、記憶装置１から一対の読出しレジスタ
２に連続した偶数／奇数アドレスの２語の内容が読出さ
れ、一対のデータ変換装置３を通ってパイプライン演算
器４に入力され、その出力がパイプライン出力レジスタ
５に格納される。

第２図において記憶装置１１中の記憶アドレス１０００
〜１０３０（８進表示）番地に６ヶの単精度データＤ１
〜Ｄ６が語距離５で第１番目のＤ１が奇数番地から始ま
る場合の例である。

これは６行５列の２次元マトリックス・データを第１行
目、第２行目、・・・・・・の順に記憶装置ｉｏｏｏ番
地から順に記憶させ、縦方向の第２夕１泪のデータを順
に取出して演算対象とする場合を想定している。

２語の長さのデータ読出しレジスタには順次１０００〜
１００１番地、１００６〜１００７番地、１０１２〜１
０１３番地、１０２０〜１０２１番地、１０２４〜１０
２５番地、１０３２〜１０３３番地の内容が形式１２の
各段で示す形で読み出され、それがデータ変換装置を通
って形式１３の各段で示す形でパイプライン演算器に入
力される。

第３図において、データ変換装置３の入力レジスタ２１
に入って来たデータがゲート０１〜Ｇ６及び退避レジス
タ２２を経由してデータ変換され出力レジスタ２３に送
出される。

ゲートＧ１とゲートＧ３は入カレジスタ２１の前半語、
後半語を出力レジスタ２３の前半語、後半語に各々送出
するゲート、ゲートＧ５とゲートＧ６は入カレジスタ２
１の前半語、後半語を退避レジスタ２２に退避するため
のゲート、ゲートＧ２は退避レジスタ２２の内容を出力
レジスタ２３の前半語に送出するゲート、ゲートＧ４は
入力レジスタ２１の前半語を出力レジスタ２３の後半語
に送出するゲートである。

入力レジスタ２１の内容が倍精度、または４倍精度のデ
ータであるときは、単にゲートＧ１とゲートＧ３が開け
ばよい。

以下、単精度データの場合を第２図に示した例で説明す
る。

第２図に，示した単精度データは語距離５で、第１番目
のデータＤ１が奇数アドレス１００１から始まっている
ため、第１回目の読出しによる読出しレジスタの内容（
第２図の形式１２の第１段目）からデータＤ１がゲート
Ｇ６を経由し退避レジスタ２２に退避され、第２回目の
読出しによる読出しレジスタの内容（第２図の形式１２
の２段目）からデータＤ２がゲートＧ４を経由して出力
レジスタ２３の後半語に送出されると同時に退避レジス
タ２２中のデータＤ１がゲートＧ２を経由して出力レジ
スタ２３の前半語に送出され、出力レジスタ２３の内容
がデータＤ１〜Ｄ２の連結されたもの（第２図の形式１
３の第１段目）となる。

以下、データＤ３〜Ｄ６に関しても同じ処理が繰返えさ
れデータの変換が遂行される。

単精度１語のデータが入力バツファに入ると以上の様に
その語距離と第１データの偶奇アドレスに従かい順次ゲ
ート０１〜Ｇ６が開き出力レジスタへ変換される。

第４図は単精度データを処理するゲート回路の一実施例
である。

フリツプフロツプＦ１〜Ｆ２はデータを送出するための
もので、フリツプフロツプＦ１は奇数アドレスで始まり
語距離１のとき第１回目のゲートの開閉を制御するもの
、フリツプフロツプＦ２は０，１の繰返しによりゲート
の開閉を制御するものである。

フリツプフロツプＦ３〜Ｆ４は語距離を記憶するもので
Ｆ３・Ｆ４＝０１のとき語距離が１、Ｆ３・Ｆ４＝１０
のとき語距離が２ｎ〔ｎ≧１の自然数〕、Ｆ３・Ｆ４＝
１１のとき語距離が（２ｎ＋１）〔ｎ≧１の自然数〕で
あることを示す。

フリツプフロツプＦ５は単精度の第１番目のデータが偶
数番地から始まるのか奇数番地から始まるのかを示すも
のでＦ５＝０は偶数、Ｆ５＝１は奇数を示している。

フリツプフロツプＦ６は単精度データが２語以上入力さ
れることを表示し、フリツプフロツプＦ７は入力される
データの種類を示すもので、Ｆ７＝１のときは単精度デ
ータ、Ｆ７＝０のときは単精度以外のデータを示してい
る。

以上のフリツプフロツプＦ３〜Ｆ７に記憶された値と送
出端子１１より送られる０，１の繰返し信号により、各
論理和、論理積ゲートが開閉し端子３１〜３６に論理″
１”又は″０”が現われる。

端子３１〜３６は第３図で示したゲートＧ１〜Ｇ６に対
応するもので端子出力が論理″１”のときそれに対応す
るゲートが開くように設計してある。

具体的に第２図の場合、第４図は以下の様に動作する。

語距離は５であるからフリツテフロツプＦ３＝１、フリ
ツプフロツプＦ４＝１奇偶アドレスは１００１番地なの
でフリツプフロツプＦ５＝１、ベクトル演算時でフリツ
ブフロツプＦ６＝１、単精度なのでフリツプフロツプＦ
７＝１となり、以上の信号は命令中変化はしない。

又、フリツプフロップＦ２は２語データを処理する毎に
オン．オフする信号であり、０，１，０，１，・・・・
・・と変化する。

従って端子３６が論理″１”すなわちゲートＧ６が開き
、データＤ１がレジスタ２２へ入る。

次に端子３２と端子３４すなわちゲートＧ２とゲートＧ
４が開きデータＤ１とデータＤ２がレジスタ２３に送ら
れる。

この発明は以上説明したようにパイプライン演算器回路
において、退避用のレジスタとゲート回路を設けること
により物理的に連続した２語の単位で読出されたデータ
の中から有効な１語のデータを抽出し、その１語のデー
タ２個を連結しパイプライン演算器に入力するデータの
変換をすることができる。

【図面の簡単な説明】

第１図はパイプライン演算器の一部構成図、第２図は変
換されるデータの説明図、第３図はこの発明に基くデー
タ変換装置の一実施例構成図、第４図はこの発明に基づ
くデータ変換装置の単精度データを処理する一実施例回
路図である。 第１図において、１は記憶装置、２は読出しレジスタ、
３はデータ変換装置、４はパイプライン演算器、５はパ
イプライン出力レジスタである。 第２図において、１１は記憶装置中の単精度データの格
納例、１２の各段は読出しレジスタで読出された各単精
度データの形式、１３の各段はパイプライン入力とする
単精度データの形式である。 第３図において、３はデータ変換装置、２１は入力レジ
スタ、２２は退避レジスタ、２３は出カレジスタ、Ｇ１
〜Ｇ６はゲートである。 第４図において、１１は送出端子、Ｆ１〜Ｆ７はフリッ
プフロツプ、２１〜２６はゲート出力端子である。

Claims (1)

【特許請求の範囲】
1. １ 記憶装置上に一定の語間隔毎に存在するデータを物
   理的に連続した偶数／奇数アドレスの２語単位で読出し
   上記データを編集し、再び２語の単位で連結してパイプ
   ライン演算器に入力する方式において、記憶装置から読
   出された２語のうちの演算対象となる一語のデータを一
   時退避する退避レジスタ、及び一語データの語間隔と第
   １番目の一語データのアドレスの偶奇を参照して２語単
   位に並べ変えるゲート回路を設けることを特徴としたデ
   ータ変換装置。