JPS6027942A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS6027942A JPS6027942A JP13703783A JP13703783A JPS6027942A JP S6027942 A JPS6027942 A JP S6027942A JP 13703783 A JP13703783 A JP 13703783A JP 13703783 A JP13703783 A JP 13703783A JP S6027942 A JPS6027942 A JP S6027942A
- Authority
- JP
- Japan
- Prior art keywords
- address
- control
- storage means
- register
- rom9
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明ａマイクロ１０グラム制御方式に関する。
従来のマイクロプログラム制御方式１Ｃ用いるデータ処
理装置あるいに通信制御装置においてに、下位モジュー
ル４から処理要求があると、制御用記憶装置ｌに格納さ
力ているマイクロ命令にしたがって下位モジュール４か
らの制御情報？チータレジスタフ回路３ＩＣ一時格納し
、各棟の状態情報が予め格納されているステータス保持
回路６の内容とデータレジスタ回路３の同各と？論理演
算して編集し、この編集結果全ワーク用ＲＡＭ （ｒａ
ｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ ）またげ汎用レ
ジスタ８１１ｃ格納したあと、次のマイクロ命令でレジ
スタ８がらアドレス変換用ＲＯＭ（ｒｅａｄ ｏｎｌｙ
ｍｅｍｏｒｙ） ９ Ｃアドレスとして供給し、この
結果得らｈるアドレス変換用１（ＯＭ ９の出力（変換
さ？たアドレス）をアドレスセレクタ回路５を介して制
御用記憶装置ｔｒｃアドレスとして与える。
理装置あるいに通信制御装置においてに、下位モジュー
ル４から処理要求があると、制御用記憶装置ｌに格納さ
力ているマイクロ命令にしたがって下位モジュール４か
らの制御情報？チータレジスタフ回路３ＩＣ一時格納し
、各棟の状態情報が予め格納されているステータス保持
回路６の内容とデータレジスタ回路３の同各と？論理演
算して編集し、この編集結果全ワーク用ＲＡＭ （ｒａ
ｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ ）またげ汎用レ
ジスタ８１１ｃ格納したあと、次のマイクロ命令でレジ
スタ８がらアドレス変換用ＲＯＭ（ｒｅａｄ ｏｎｌｙ
ｍｅｍｏｒｙ） ９ Ｃアドレスとして供給し、この
結果得らｈるアドレス変換用１（ＯＭ ９の出力（変換
さ？たアドレス）をアドレスセレクタ回路５を介して制
御用記憶装置ｔｒｃアドレスとして与える。
しかしながら、この工うな従来構成ｆｃ汀、多くの制御
情報および状態情報（エフ多万同分岐させる場合、命令
レジスタに保持されたマイクロ命令に従がって制御情報
と状態情報との論理演算すなわち編集を行い、この編集
結果をＲＯＭ９［アドレスとして供給することｒｃエリ
得られる出力をアドレスとして制御記憶装置ｌｌ／ｃ占
え、この結果得られるマイクロ命令に工Ｖ再び上述の論
理演算を行うという工うな動作が複数回必要となり、マ
イクロプログラムのステップ数の増大厄よる処理速度お
よび制御記憶装置ｌの記憶容量の増大を招くという欠点
がある。
情報および状態情報（エフ多万同分岐させる場合、命令
レジスタに保持されたマイクロ命令に従がって制御情報
と状態情報との論理演算すなわち編集を行い、この編集
結果をＲＯＭ９［アドレスとして供給することｒｃエリ
得られる出力をアドレスとして制御記憶装置ｌｌ／ｃ占
え、この結果得られるマイクロ命令に工Ｖ再び上述の論
理演算を行うという工うな動作が複数回必要となり、マ
イクロプログラムのステップ数の増大厄よる処理速度お
よび制御記憶装置ｌの記憶容量の増大を招くという欠点
がある。
本発明の目的げアドレス変換用ＲＵ Ｍ ｉ処理内存で
シたがって切換えること九より上述の欠点を除去したマ
イクロプログラム制御方式を提供することにある。
シたがって切換えること九より上述の欠点を除去したマ
イクロプログラム制御方式を提供することにある。
本発明の方式ａ、複数のマイクロ命令からなるマイクロ
プログラム全記憶する制御用記憶手段と、該記憶手段ｒ
ｃ記憶された前記複数のマイクロ命令のうちの一つを指
定するアドレス指定手段と、該指定手段の指定に基づい
て前記制御用記憶手段から読み出さり、るマイクロ命令
を格納するマイクロ命令格納手段と、それぞれ複数の分
岐アドレスを記憶した複数のアドレス変換用記憶手段と
、下位モジュールからの制御情報および状態情報ケアド
レス変換専用に保持する複数の保持手段と、前記複数の
アドレス変換用記憶手段のうちの一つを選択する選択手
段と紮備え、前記下位モジュールからの情報にニジ多万
同分岐させるときｒｃＨ前記マイクｔｆｆ砧令格納手段
に格納さｉたマイクロ防令に基づいて前記選択手段ｒｃ
エク一つの前記アドレス変換用記憶手段ケ選択し前記複
数の保持手段のうちの少なくとも１つの内容に基づいて
この選択さノ］たアドレス変換用記憶手段のアドレスの
うちの一つケアドレス指定する。
プログラム全記憶する制御用記憶手段と、該記憶手段ｒ
ｃ記憶された前記複数のマイクロ命令のうちの一つを指
定するアドレス指定手段と、該指定手段の指定に基づい
て前記制御用記憶手段から読み出さり、るマイクロ命令
を格納するマイクロ命令格納手段と、それぞれ複数の分
岐アドレスを記憶した複数のアドレス変換用記憶手段と
、下位モジュールからの制御情報および状態情報ケアド
レス変換専用に保持する複数の保持手段と、前記複数の
アドレス変換用記憶手段のうちの一つを選択する選択手
段と紮備え、前記下位モジュールからの情報にニジ多万
同分岐させるときｒｃＨ前記マイクｔｆｆ砧令格納手段
に格納さｉたマイクロ防令に基づいて前記選択手段ｒｃ
エク一つの前記アドレス変換用記憶手段ケ選択し前記複
数の保持手段のうちの少なくとも１つの内容に基づいて
この選択さノ］たアドレス変換用記憶手段のアドレスの
うちの一つケアドレス指定する。
次九不発明九ついて図面ケ参照して詳細ｒｃ説明する０
第３図に不発明の万弐會行うための一実施例を示すブロ
ック図である。
ック図である。
本実施ｆｕに、マイクロプログラムが格納されている制
御用記憶装置ｔ（ＲＡＭ捷たげＲＵＭ）制御用記憶装置
へ１から読み出さ力た命令ケ一時格納するマイクロ命令
レジスタ２、下位モジュール４からのデータお工び制御
′ａ１情報を一時格納するデータレジスタ３、回線アダ
プタ等の下位モジュール４、アドレスレジスタ７の出力
またｉｌも（ＪＭ９−１〜９−３の出力のうちの一万？
選択する選択回路５、データ処理装置あるいに通信制御
装置の状態情報全格納する状態レジスタ６、アドレスレ
ジスタ７、多万回分岐させるためにアドレス変換全行う
アドレス変換用Ｒ（ＪＭ９−１〜９−３、下位モジュー
ル４の状態お工び制御情報あるいぼデータ処理装置や通
信制御装置の状態および制御情報を保持するアドレス変
換専用保持回路１０−１〜１０−３およびマイクロ命令
の１（，０Ｍ指定フィールドケチコードするためのテコ
ード回路ｌｌを含む。
御用記憶装置ｔ（ＲＡＭ捷たげＲＵＭ）制御用記憶装置
へ１から読み出さ力た命令ケ一時格納するマイクロ命令
レジスタ２、下位モジュール４からのデータお工び制御
′ａ１情報を一時格納するデータレジスタ３、回線アダ
プタ等の下位モジュール４、アドレスレジスタ７の出力
またｉｌも（ＪＭ９−１〜９−３の出力のうちの一万？
選択する選択回路５、データ処理装置あるいに通信制御
装置の状態情報全格納する状態レジスタ６、アドレスレ
ジスタ７、多万回分岐させるためにアドレス変換全行う
アドレス変換用Ｒ（ＪＭ９−１〜９−３、下位モジュー
ル４の状態お工び制御情報あるいぼデータ処理装置や通
信制御装置の状態および制御情報を保持するアドレス変
換専用保持回路１０−１〜１０−３およびマイクロ命令
の１（，０Ｍ指定フィールドケチコードするためのテコ
ード回路ｌｌを含む。
次に本実施例の動作全説明する。
第２（９）に、ファンクションコードフィールド１２゜
第１の処理フィールド１３、指定フィールド１４お工び
第２の処理フィールド１５を有するマイクロ命令金示す
。Ｒ（ＪＩＪ指定フィールド１４ｉテコード回路１１に
工９テコードすることにエフアドレス変換用ＲＵＭ９−
１〜９−３のうちの一つが選択される。アドレス変換専
用保持回路１０−１．１０−２お工び１０−３の出力は
各処理対応ｒｃ専専用膜設たアドレス変換用１（，０Ｍ
９−１，９−２お工ひ９−３のアドレスとして供給され
−る。
第１の処理フィールド１３、指定フィールド１４お工び
第２の処理フィールド１５を有するマイクロ命令金示す
。Ｒ（ＪＩＪ指定フィールド１４ｉテコード回路１１に
工９テコードすることにエフアドレス変換用ＲＵＭ９−
１〜９−３のうちの一つが選択される。アドレス変換専
用保持回路１０−１．１０−２お工び１０−３の出力は
各処理対応ｒｃ専専用膜設たアドレス変換用１（，０Ｍ
９−１，９−２お工ひ９−３のアドレスとして供給され
−る。
制御用記憶装置１ｃ格納されているマイクロプログラム
の各マイクロ命令がマイクロアドレスレジスタ７の指定
によってマイクロ命令レジスタ２からＪｌｉｆｆｉ次読
み出され、実行さ力ていく。下位モジュール４からの処
理要求があると、割込みによってマイクロプログラム范
知らされる。マイクロプログラムぼ、下位モジュール４
からの制御情報あるいに状態情報をデータレジスタ３葡
介してアドレスに換専用保持回路１Ｏ−１１Ｃ格納し、
プログラム制御装置の制御情報および状態等金アドレス
変換専用保持回路１（１−２お工び１０−３［格納する
。
の各マイクロ命令がマイクロアドレスレジスタ７の指定
によってマイクロ命令レジスタ２からＪｌｉｆｆｉ次読
み出され、実行さ力ていく。下位モジュール４からの処
理要求があると、割込みによってマイクロプログラム范
知らされる。マイクロプログラムぼ、下位モジュール４
からの制御情報あるいに状態情報をデータレジスタ３葡
介してアドレスに換専用保持回路１Ｏ−１１Ｃ格納し、
プログラム制御装置の制御情報および状態等金アドレス
変換専用保持回路１（１−２お工び１０−３［格納する
。
さらに、テコード回路ＩＬＩ／ｃよりレジスタ２円のマ
イクロ命令をテコードした結果、例えｊげ、そｈが各処
理対応に設けたＩＬＵＭ９−１ｄするものであったなら
ば、１（，０Ｍ９−１を読み出し可能にするための信号
を与える。−万、ｌ（、ＯＭ ９−１九に保持回路１０
−１−１（１−３の出力が与えられているので、これら
の出力の全部ま７’Ｃは一部またぽ論理和等によりアド
レス指定され、この）七〇Ｍ９−１の出力がアドレス選
択回路５ケ介して制御用記憶ＨＲｒｃ供給され多万同分
岐が達成される。
イクロ命令をテコードした結果、例えｊげ、そｈが各処
理対応に設けたＩＬＵＭ９−１ｄするものであったなら
ば、１（，０Ｍ９−１を読み出し可能にするための信号
を与える。−万、ｌ（、ＯＭ ９−１九に保持回路１０
−１−１（１−３の出力が与えられているので、これら
の出力の全部ま７’Ｃは一部またぽ論理和等によりアド
レス指定され、この）七〇Ｍ９−１の出力がアドレス選
択回路５ケ介して制御用記憶ＨＲｒｃ供給され多万同分
岐が達成される。
以上、本発明は、マイクロ１０グラムのステツブ数を減
少させることができるので処理速度の同上および記憶容
量の減少を達成でさるという効果がある。
少させることができるので処理速度の同上および記憶容
量の減少を達成でさるという効果がある。
第１図げ従来の方式に用いるマイクロプログラム制御装
置？示す構成図、第２図ａマイクロ命令の構成ケ示す図
お工ひ第３図は本発明の方式℃用いるマイクロプログラ
ム制御装置ヶ示す信吸図である〇 図において、ｌ・・・制御用記憶装置、２・・・マイク
ロ命令レジスタ、３・・・データレジスタ、４・・・下
位モジュール、５・・・アドレス選択回路、６−・・状
態レジスタ、７・−・アドレスレジスタ、８・・・ワー
ク用１（ＡＭまたに汎用レジスタ、９．９−ｒ、 ９−
２．９−３・・・アトＬ’スｆ換用几ＯＭ、１０−１．
１０−２．１０−３ ・−・アドレス変換用保持回路、
ｌｌ・・・テコード回路、１２・・・ファンクションコ
ード、１３・・・ｉｌの処理フィールド、１４・・・）
１，０Ｍ指定フィールド、１５・・−第２の処理フィー
ルド。 璽 第１図 ４ 第２図
置？示す構成図、第２図ａマイクロ命令の構成ケ示す図
お工ひ第３図は本発明の方式℃用いるマイクロプログラ
ム制御装置ヶ示す信吸図である〇 図において、ｌ・・・制御用記憶装置、２・・・マイク
ロ命令レジスタ、３・・・データレジスタ、４・・・下
位モジュール、５・・・アドレス選択回路、６−・・状
態レジスタ、７・−・アドレスレジスタ、８・・・ワー
ク用１（ＡＭまたに汎用レジスタ、９．９−ｒ、 ９−
２．９−３・・・アトＬ’スｆ換用几ＯＭ、１０−１．
１０−２．１０−３ ・−・アドレス変換用保持回路、
ｌｌ・・・テコード回路、１２・・・ファンクションコ
ード、１３・・・ｉｌの処理フィールド、１４・・・）
１，０Ｍ指定フィールド、１５・・−第２の処理フィー
ルド。 璽 第１図 ４ 第２図
Claims (1)
- 複数のマイクロ命令からなるマイクロッ”ログラム金記
憶する制御用記憶手段と、該記憶手段に記憶さノまた前
記複数のマイクロ命令のうちの一つを指定するアドレス
指定手段と、該指定手段の指定に基づいて前記制御用記
憶手段から読み出されるマイクロ甜令葡格納するマイク
ロ命令格納手段と、そわぞわ複数の分岐アドレスを記憶
した複数のアドレス変換用記憶手段と、下位モジュール
からの制御情報および状態情報？アドレス変換専用ｒｃ
保持する複数の保持手段と、前記複数のアドレス変換用
記憶手段のうちの一つを選択する選択手段とを備え、前
記下位モジュールからの情報化より多万同分岐させると
＠九は前記マイクロ命令格納手段に格納されたマイクロ
命令九基ついて前記選択手段にエリ一つの前記アドレス
変換用記憶手段全選択し前記複数の保持手段のうちの少
なくとも一つの内容（基づいてこの選択されたアドレス
変換用記憶手段のアドレスのうちの一つをアドレス指定
することを特徴とするマイクロプログラム制御方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13703783A JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13703783A JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027942A true JPS6027942A (ja) | 1985-02-13 |
Family
ID=15189373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13703783A Pending JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027942A (ja) |
-
1983
- 1983-07-27 JP JP13703783A patent/JPS6027942A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027942A (ja) | マイクロプログラム制御方式 | |
| JPH0114615B2 (ja) | ||
| JP2826309B2 (ja) | 情報処理装置 | |
| US5388239A (en) | Operand address modification system | |
| CN110515559B (zh) | 基于同步通道运作架构闪存主控之高效能指令序列控制器 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPS593440Y2 (ja) | メモリ選択装置 | |
| JPS60181859A (ja) | 集合チヤネルの制御方式 | |
| JPS6126699B2 (ja) | ||
| JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
| JPS6074076A (ja) | プロセツサ共通化方式 | |
| JPS6227413B2 (ja) | ||
| JPS6186859A (ja) | バス選択装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS61125653A (ja) | 入出力命令制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH031233A (ja) | パイプライン制御方式の情報処理装置 | |
| JPH0225542B2 (ja) | ||
| JPS6314230A (ja) | デ−タ変換器 | |
| JPS6086635A (ja) | 主記憶制御装置 | |
| JPH02116943A (ja) | 情報処理装置 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPS62214451A (ja) | 記憶装置制御方式 | |
| JPS61292739A (ja) | メモリ装置 | |
| JPS6115452B2 (ja) |