JPS6027942A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS6027942A JPS6027942A JP13703783A JP13703783A JPS6027942A JP S6027942 A JPS6027942 A JP S6027942A JP 13703783 A JP13703783 A JP 13703783A JP 13703783 A JP13703783 A JP 13703783A JP S6027942 A JPS6027942 A JP S6027942A
- Authority
- JP
- Japan
- Prior art keywords
- address
- control
- storage means
- register
- rom9
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明aマイクロ10グラム制御方式に関する。
従来のマイクロプログラム制御方式1C用いるデータ処
理装置あるいに通信制御装置においてに、下位モジュー
ル4から処理要求があると、制御用記憶装置lに格納さ
力ているマイクロ命令にしたがって下位モジュール4か
らの制御情報?チータレジスタフ回路3IC一時格納し
、各棟の状態情報が予め格納されているステータス保持
回路6の内容とデータレジスタ回路3の同各と?論理演
算して編集し、この編集結果全ワーク用RAM (ra
ndomaccess memory )またげ汎用レ
ジスタ811c格納したあと、次のマイクロ命令でレジ
スタ8がらアドレス変換用ROM(read only
memory) 9 Cアドレスとして供給し、この
結果得らhるアドレス変換用1(OM 9の出力(変換
さ?たアドレス)をアドレスセレクタ回路5を介して制
御用記憶装置trcアドレスとして与える。
理装置あるいに通信制御装置においてに、下位モジュー
ル4から処理要求があると、制御用記憶装置lに格納さ
力ているマイクロ命令にしたがって下位モジュール4か
らの制御情報?チータレジスタフ回路3IC一時格納し
、各棟の状態情報が予め格納されているステータス保持
回路6の内容とデータレジスタ回路3の同各と?論理演
算して編集し、この編集結果全ワーク用RAM (ra
ndomaccess memory )またげ汎用レ
ジスタ811c格納したあと、次のマイクロ命令でレジ
スタ8がらアドレス変換用ROM(read only
memory) 9 Cアドレスとして供給し、この
結果得らhるアドレス変換用1(OM 9の出力(変換
さ?たアドレス)をアドレスセレクタ回路5を介して制
御用記憶装置trcアドレスとして与える。
しかしながら、この工うな従来構成fc汀、多くの制御
情報および状態情報(エフ多万同分岐させる場合、命令
レジスタに保持されたマイクロ命令に従がって制御情報
と状態情報との論理演算すなわち編集を行い、この編集
結果をROM9[アドレスとして供給することrcエリ
得られる出力をアドレスとして制御記憶装置ll/c占
え、この結果得られるマイクロ命令に工V再び上述の論
理演算を行うという工うな動作が複数回必要となり、マ
イクロプログラムのステップ数の増大厄よる処理速度お
よび制御記憶装置lの記憶容量の増大を招くという欠点
がある。
情報および状態情報(エフ多万同分岐させる場合、命令
レジスタに保持されたマイクロ命令に従がって制御情報
と状態情報との論理演算すなわち編集を行い、この編集
結果をROM9[アドレスとして供給することrcエリ
得られる出力をアドレスとして制御記憶装置ll/c占
え、この結果得られるマイクロ命令に工V再び上述の論
理演算を行うという工うな動作が複数回必要となり、マ
イクロプログラムのステップ数の増大厄よる処理速度お
よび制御記憶装置lの記憶容量の増大を招くという欠点
がある。
本発明の目的げアドレス変換用RU M i処理内存で
シたがって切換えること九より上述の欠点を除去したマ
イクロプログラム制御方式を提供することにある。
シたがって切換えること九より上述の欠点を除去したマ
イクロプログラム制御方式を提供することにある。
本発明の方式a、複数のマイクロ命令からなるマイクロ
プログラム全記憶する制御用記憶手段と、該記憶手段r
c記憶された前記複数のマイクロ命令のうちの一つを指
定するアドレス指定手段と、該指定手段の指定に基づい
て前記制御用記憶手段から読み出さり、るマイクロ命令
を格納するマイクロ命令格納手段と、それぞれ複数の分
岐アドレスを記憶した複数のアドレス変換用記憶手段と
、下位モジュールからの制御情報および状態情報ケアド
レス変換専用に保持する複数の保持手段と、前記複数の
アドレス変換用記憶手段のうちの一つを選択する選択手
段と紮備え、前記下位モジュールからの情報にニジ多万
同分岐させるときrcH前記マイクtff砧令格納手段
に格納さiたマイクロ防令に基づいて前記選択手段rc
エク一つの前記アドレス変換用記憶手段ケ選択し前記複
数の保持手段のうちの少なくとも1つの内容に基づいて
この選択さノ]たアドレス変換用記憶手段のアドレスの
うちの一つケアドレス指定する。
プログラム全記憶する制御用記憶手段と、該記憶手段r
c記憶された前記複数のマイクロ命令のうちの一つを指
定するアドレス指定手段と、該指定手段の指定に基づい
て前記制御用記憶手段から読み出さり、るマイクロ命令
を格納するマイクロ命令格納手段と、それぞれ複数の分
岐アドレスを記憶した複数のアドレス変換用記憶手段と
、下位モジュールからの制御情報および状態情報ケアド
レス変換専用に保持する複数の保持手段と、前記複数の
アドレス変換用記憶手段のうちの一つを選択する選択手
段と紮備え、前記下位モジュールからの情報にニジ多万
同分岐させるときrcH前記マイクtff砧令格納手段
に格納さiたマイクロ防令に基づいて前記選択手段rc
エク一つの前記アドレス変換用記憶手段ケ選択し前記複
数の保持手段のうちの少なくとも1つの内容に基づいて
この選択さノ]たアドレス変換用記憶手段のアドレスの
うちの一つケアドレス指定する。
次九不発明九ついて図面ケ参照して詳細rc説明する0
第3図に不発明の万弐會行うための一実施例を示すブロ
ック図である。
ック図である。
本実施fuに、マイクロプログラムが格納されている制
御用記憶装置t(RAM捷たげRUM)制御用記憶装置
へ1から読み出さ力た命令ケ一時格納するマイクロ命令
レジスタ2、下位モジュール4からのデータお工び制御
′a1情報を一時格納するデータレジスタ3、回線アダ
プタ等の下位モジュール4、アドレスレジスタ7の出力
またilも(JM9−1〜9−3の出力のうちの一万?
選択する選択回路5、データ処理装置あるいに通信制御
装置の状態情報全格納する状態レジスタ6、アドレスレ
ジスタ7、多万回分岐させるためにアドレス変換全行う
アドレス変換用R(JM9−1〜9−3、下位モジュー
ル4の状態お工び制御情報あるいぼデータ処理装置や通
信制御装置の状態および制御情報を保持するアドレス変
換専用保持回路10−1〜10−3およびマイクロ命令
の1(,0M指定フィールドケチコードするためのテコ
ード回路llを含む。
御用記憶装置t(RAM捷たげRUM)制御用記憶装置
へ1から読み出さ力た命令ケ一時格納するマイクロ命令
レジスタ2、下位モジュール4からのデータお工び制御
′a1情報を一時格納するデータレジスタ3、回線アダ
プタ等の下位モジュール4、アドレスレジスタ7の出力
またilも(JM9−1〜9−3の出力のうちの一万?
選択する選択回路5、データ処理装置あるいに通信制御
装置の状態情報全格納する状態レジスタ6、アドレスレ
ジスタ7、多万回分岐させるためにアドレス変換全行う
アドレス変換用R(JM9−1〜9−3、下位モジュー
ル4の状態お工び制御情報あるいぼデータ処理装置や通
信制御装置の状態および制御情報を保持するアドレス変
換専用保持回路10−1〜10−3およびマイクロ命令
の1(,0M指定フィールドケチコードするためのテコ
ード回路llを含む。
次に本実施例の動作全説明する。
第2(9)に、ファンクションコードフィールド12゜
第1の処理フィールド13、指定フィールド14お工び
第2の処理フィールド15を有するマイクロ命令金示す
。R(JIJ指定フィールド14iテコード回路11に
工9テコードすることにエフアドレス変換用RUM9−
1〜9−3のうちの一つが選択される。アドレス変換専
用保持回路10−1.10−2お工び10−3の出力は
各処理対応rc専専用膜設たアドレス変換用1(,0M
9−1,9−2お工ひ9−3のアドレスとして供給され
−る。
第1の処理フィールド13、指定フィールド14お工び
第2の処理フィールド15を有するマイクロ命令金示す
。R(JIJ指定フィールド14iテコード回路11に
工9テコードすることにエフアドレス変換用RUM9−
1〜9−3のうちの一つが選択される。アドレス変換専
用保持回路10−1.10−2お工び10−3の出力は
各処理対応rc専専用膜設たアドレス変換用1(,0M
9−1,9−2お工ひ9−3のアドレスとして供給され
−る。
制御用記憶装置1c格納されているマイクロプログラム
の各マイクロ命令がマイクロアドレスレジスタ7の指定
によってマイクロ命令レジスタ2からJliffi次読
み出され、実行さ力ていく。下位モジュール4からの処
理要求があると、割込みによってマイクロプログラム范
知らされる。マイクロプログラムぼ、下位モジュール4
からの制御情報あるいに状態情報をデータレジスタ3葡
介してアドレスに換専用保持回路1O−11C格納し、
プログラム制御装置の制御情報および状態等金アドレス
変換専用保持回路1(1−2お工び10−3[格納する
。
の各マイクロ命令がマイクロアドレスレジスタ7の指定
によってマイクロ命令レジスタ2からJliffi次読
み出され、実行さ力ていく。下位モジュール4からの処
理要求があると、割込みによってマイクロプログラム范
知らされる。マイクロプログラムぼ、下位モジュール4
からの制御情報あるいに状態情報をデータレジスタ3葡
介してアドレスに換専用保持回路1O−11C格納し、
プログラム制御装置の制御情報および状態等金アドレス
変換専用保持回路1(1−2お工び10−3[格納する
。
さらに、テコード回路ILI/cよりレジスタ2円のマ
イクロ命令をテコードした結果、例えjげ、そhが各処
理対応に設けたILUM9−1dするものであったなら
ば、1(,0M9−1を読み出し可能にするための信号
を与える。−万、l(、OM 9−1九に保持回路10
−1−1(1−3の出力が与えられているので、これら
の出力の全部ま7’Cは一部またぽ論理和等によりアド
レス指定され、この)七〇M9−1の出力がアドレス選
択回路5ケ介して制御用記憶HRrc供給され多万同分
岐が達成される。
イクロ命令をテコードした結果、例えjげ、そhが各処
理対応に設けたILUM9−1dするものであったなら
ば、1(,0M9−1を読み出し可能にするための信号
を与える。−万、l(、OM 9−1九に保持回路10
−1−1(1−3の出力が与えられているので、これら
の出力の全部ま7’Cは一部またぽ論理和等によりアド
レス指定され、この)七〇M9−1の出力がアドレス選
択回路5ケ介して制御用記憶HRrc供給され多万同分
岐が達成される。
以上、本発明は、マイクロ10グラムのステツブ数を減
少させることができるので処理速度の同上および記憶容
量の減少を達成でさるという効果がある。
少させることができるので処理速度の同上および記憶容
量の減少を達成でさるという効果がある。
第1図げ従来の方式に用いるマイクロプログラム制御装
置?示す構成図、第2図aマイクロ命令の構成ケ示す図
お工ひ第3図は本発明の方式℃用いるマイクロプログラ
ム制御装置ヶ示す信吸図である〇 図において、l・・・制御用記憶装置、2・・・マイク
ロ命令レジスタ、3・・・データレジスタ、4・・・下
位モジュール、5・・・アドレス選択回路、6−・・状
態レジスタ、7・−・アドレスレジスタ、8・・・ワー
ク用1(AMまたに汎用レジスタ、9.9−r、 9−
2.9−3・・・アトL’スf換用几OM、10−1.
10−2.10−3 ・−・アドレス変換用保持回路、
ll・・・テコード回路、12・・・ファンクションコ
ード、13・・・ilの処理フィールド、14・・・)
1,0M指定フィールド、15・・−第2の処理フィー
ルド。 璽 第1図 4 第2図
置?示す構成図、第2図aマイクロ命令の構成ケ示す図
お工ひ第3図は本発明の方式℃用いるマイクロプログラ
ム制御装置ヶ示す信吸図である〇 図において、l・・・制御用記憶装置、2・・・マイク
ロ命令レジスタ、3・・・データレジスタ、4・・・下
位モジュール、5・・・アドレス選択回路、6−・・状
態レジスタ、7・−・アドレスレジスタ、8・・・ワー
ク用1(AMまたに汎用レジスタ、9.9−r、 9−
2.9−3・・・アトL’スf換用几OM、10−1.
10−2.10−3 ・−・アドレス変換用保持回路、
ll・・・テコード回路、12・・・ファンクションコ
ード、13・・・ilの処理フィールド、14・・・)
1,0M指定フィールド、15・・−第2の処理フィー
ルド。 璽 第1図 4 第2図
Claims (1)
- 複数のマイクロ命令からなるマイクロッ”ログラム金記
憶する制御用記憶手段と、該記憶手段に記憶さノまた前
記複数のマイクロ命令のうちの一つを指定するアドレス
指定手段と、該指定手段の指定に基づいて前記制御用記
憶手段から読み出されるマイクロ甜令葡格納するマイク
ロ命令格納手段と、そわぞわ複数の分岐アドレスを記憶
した複数のアドレス変換用記憶手段と、下位モジュール
からの制御情報および状態情報?アドレス変換専用rc
保持する複数の保持手段と、前記複数のアドレス変換用
記憶手段のうちの一つを選択する選択手段とを備え、前
記下位モジュールからの情報化より多万同分岐させると
@九は前記マイクロ命令格納手段に格納されたマイクロ
命令九基ついて前記選択手段にエリ一つの前記アドレス
変換用記憶手段全選択し前記複数の保持手段のうちの少
なくとも一つの内容(基づいてこの選択されたアドレス
変換用記憶手段のアドレスのうちの一つをアドレス指定
することを特徴とするマイクロプログラム制御方式
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13703783A JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13703783A JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6027942A true JPS6027942A (ja) | 1985-02-13 |
Family
ID=15189373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13703783A Pending JPS6027942A (ja) | 1983-07-27 | 1983-07-27 | マイクロプログラム制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6027942A (ja) |
-
1983
- 1983-07-27 JP JP13703783A patent/JPS6027942A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS6027942A (ja) | マイクロプログラム制御方式 | |
JPH0114615B2 (ja) | ||
JP2826309B2 (ja) | 情報処理装置 | |
CN110515559B (zh) | 基于同步通道运作架构闪存主控之高效能指令序列控制器 | |
JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
JPS593440Y2 (ja) | メモリ選択装置 | |
JPS60181859A (ja) | 集合チヤネルの制御方式 | |
JPS6126699B2 (ja) | ||
JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
JPS6074076A (ja) | プロセツサ共通化方式 | |
JPS6227413B2 (ja) | ||
JPH0778730B2 (ja) | 情報処理装置 | |
JPS61125653A (ja) | 入出力命令制御方式 | |
JPS59186048A (ja) | マイクロプログラム制御方式 | |
JPH031233A (ja) | パイプライン制御方式の情報処理装置 | |
JPH0225542B2 (ja) | ||
JPS6314230A (ja) | デ−タ変換器 | |
JPS6086635A (ja) | 主記憶制御装置 | |
JPH02116943A (ja) | 情報処理装置 | |
JPS62214451A (ja) | 記憶装置制御方式 | |
JPS61150047A (ja) | 遠方監視制御装置 | |
JPS61292739A (ja) | メモリ装置 | |
JPS6115452B2 (ja) | ||
JPS61276046A (ja) | メモリ診断機能付デ−タ処理装置 |