JPS6086635A - 主記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は情報処理システムにおける主記憶制御装置に関
し、特にリスト構造で管理する方式の主記憶制御装置に
関するものである。

〔従来技術〕

情報処理システムは、あとに図を用いて説明するが、基
本的にはセル要求元となる演算処理装置と、入出力制御
装置と、主記憶と、この発明の対象となる主記憶制御装
置とから成っている。このようなシステムにおいて、主
記憶上にあって演算処理′装置からの使用要求に応じて
与えることのできる論理的基本単位である自由セルは、
ルートと呼ばれる特定の語から順次にポインタでたどる
ことのできるリスト構造で管理されていることがあり、
前記リストを自由セルリストという。

第１図は上記の自由セルリストの管理機構の説明図であ
り、（ａ）はセル獲得要求が発生した場合の状態を示し
、（ｂ）は獲得したセルにデータを格納した最終図を示
している。この第１図を用いて自由セルリストの管理を
説明すると、セル獲得要求が発生したときは（ａ）に示
すように自由セルリストのルート領域１１の内容はＡに
なっていてＡ番地が最初の自由セルであり、主記憶１２
のＡ番地の内容はＢになっていてＢ番地が前記自由セル
の次の自由セルであることを示しており、以下順次にリ
スト状に自由セルが結合されている。この時にセル獲得
要求が発生し。

獲得したセルにαというデータを格納した最終図が（ｂ
）に示されている。すなわち、ルート領域からＡ番地の
自由セルをたどり、その内容であるＢをルート領域に格
納して（格納したルート領域を１６で示す）自由セルリ
ストを再構成する一方、Ａ番地にデータαを格納する（
格納したものを１４で示す）。この時データαのアドレ
スＡをセル要求元に知らせる。

ここで上記の自由セルリストの管理を行う従来の主記憶
制御装置の説明に入る前に、説明を分り易くするためこ
の装置を構成要素の１つとする情報処理システムについ
て簡単に説明する。

なおこのシステムの構成はこの区分による限り後述の本
発明の主記憶制御装置に置換えても差支えないものであ
る。

第２図は情報処理システムの一般的な構成をあられした
ブロック図である。第２図において。

演算処理装置２１と、入出力処理装置２２と。

主記憶制御装置２６が単一のシステムバス１００で接続
され、前記演算処理装置２１および前記入出力処理装置
２２が主記憶２４に対してデータの読出し要求および書
込み要求を出す時には。

前記システムバス１００を用いて前記主記憶制御装置２
３に対して前記の要求を出し、前記要求を受けた前記主
記憶制御装置２３はアドレス情報をアドレス線２００を
通じて、またデータ情報の受け渡しはデータバス３００
を通じて前記主記憶２４との間でやりとりをする。

第６因は上記のようなシステムにおいて自装置は、第２
図をも参照して、演算処理装置２１から送出されたアド
レス情報をシステムパス１００から受けてこれを保持す
るアドレスレジスタ６１と、演算処理装置２・１から送
出された書込みデータとデータバス６００を介して主記
憶２４から送られてきた読出しデータとを書込み時か読
出し時かに応じて選択する選択回路３２と。

この選択回路３２の出力データを保持するデータレジヌ
タ３６とからなり、演算処理装置２１からの要求は読出
し要求あるいは書込み要求のいずれか一方である。主記
憶の管理を行うビジー管理、動作モード管・理機構６４
はこの種の装置に必ず用いられるものであり、あとの本
発明の詳細な説明におけると同じような機能を有するの
で、以下の従来例の説明においては説明を省略する。

第４図は上記のような主記憶制御装置を使用して前記自
由セルリストの管理を行う自由セル獲得ンーグンスの説
明図であって、第１段として（１）で示すようにルート
領域の内容を一時的（＝退避し、第２段としてｆｌｌ）
に示すように、ル−ト領域の内容を更新して自由セルリ
ヌトを再構成するために、前記退避した内容をアドレス
情報として読出し要求を発生し、ルート領域（二設定す
る新しい内容をデータとして読出してルート領域に設定
し、第６段として（１）に示すように前記退避した内容
をアドレス情報として書込み要求を発生し、データを獲
得されたセル４＝書込むという一連の動作が必要である
。

上記のような構成と動作において、高速（二処理を進め
るためにルート領域および退避領域を演算処理装置内の
レジスタを利用する時には。

この一連の動作中に外部割込みが発生した場合めセル獲
得要求が多く発生する時には処理時間が増大するという
欠点があった。

以下余白 〔発明の目的〕 したがって本発明の目的は、演算処理装置からのセル獲
得要求を認識し要求元からみた場合に１回の要求でセル
を獲得できるようにすることにより上記欠点を除去し、
高速かつ簡便１ニセルを獲得できるようにした主記憶制
御装置を提供することにある。

〔発明の構成〕

本発明は上記の目的を達成するために、セル獲得要求発
生時に自由セルを管理しているル−トの内容を書換えて
自由セルリストを動的に再構成し、自由セル要求元に対
しては獲得されたセルのアドレス情報を送出することに
より、演算処理装置等地の資源を用いないで高速（二自
由セル獲得を行えるようにしたものである。

すなわち本発明によれば、演算処理装置力・ら主記憶書
込み要求時及び読出し要求時Ｃ送出されたアドレス情報
を保持し前記主記憶（二向けて出力するアドレスレジス
タと、主記憶書込み要求時には前記演算処理装置から送
出された書込みデータを、主記憶読出し要求時にはこの
要求により前記主記憶から送られてきた読出しデータを
切替的に出力する第１の選択回路と、この第１の選択回
路の出力データを保持するデータレジスタとを備え、前
記主記憶書込みおよび主記憶読出し要求を主記憶の自由
セルリストを用いて管理する機能をあわせ持つ主記憶制
御装置において、前記自由リストの最初の語のアドレス
情報を保持するルートレジスタと、このルートレジスタ
を更新する際に新しく該ルートレジスタ（二格納すべき
値を前記主記憶から受けるとこれを保持する退避レジス
タと、＠記演算処理装置から送出された前記自由リスト
再構成のためのセル獲得要求を受けると、前記アドレス
レジスタから前記主記憶に向けて出力されるアドレス情
報を断とし、前記ルートレジスタの保持するアドレス情
報を該主記憶に切替的に送出する第２の選択回路と、前
記セル獲得要求を受けると、前記データレジスタから前
記演算処理装置に向けて送出されるデータ情報を断とし
、前記ルートレジスタの保持するアドレス情報を該演算
処理装置に切替的に送出する第６の選択回路と、前記セ
ル獲得要求の最終の段階において前記退避レジスタの内
容を前記ルートレジスタに移行させる制御手段とを有し
、而して前記第１の選択回路は前記セル獲得要求を受け
る前記主記憶書込み要求時と同じ選択を行うように構成
し、これにより前記演算処理装置からの１回のセル獲得
要求でセル・を獲得する機能を持つことができるように
したことを特徴とする主記憶制御装置が得られる。

次に本発明につき詳細に説明する。

〔実施例〕

第５図は本発明の一実施例の構成をあられしたブロック
図である。この装置で第６図におけると同じ構成要素に
は同じ参照数字を伺しである。この第５図の主記憶制御
装置は、第６図に示したアドレスレジスタ５１２選択回
路６２゜データレジスタ３６およびビジー処理・動作モ
ード管理機構３４に加えて、ルート領域に対応するルー
トレジスタ４１と、このルートレジスタ４１の出力とア
ドレスレジスタ３１の出力を切替えてアドレス線２００
を経由して主記憶２４にアドレス情報を送出する選択回
路４２と、自由セルリストの再構成時に新しくルートに
設定する値を一時退避する退避レジスタ４６と、データ
レジスタ６６とルートレジスタ４１の出力を切替えて演
算処理装置２１に送出する選択回路４４と、退避レジス
タに退避し″た値をルートレジスタに移行して自由セル
リストの再構成を次に第５図の装置の動作を第１図およ
び第２図を併せ参照して説明する。演算処理装置２１は
セルに書込むデータαをシステムパス１００を通じて主
記憶制御装置２３に送ると共に、セル獲得要求を発生す
る。このセル獲得要求により主記憶制御装置２６は次に
示す一連の動作を行い、主記憶２４の獲得されたセルの
領域であるＡ番地に上記のデータαを、書込み、演算処
理装置２１に対してはシステムバス１００を通じて獲得
されたセルのアドレス情報であるＡを返して動作を終了
する。

すなわち、まずセル獲得要求を認識し、ビジー管理・動
作モード管理機構３４により主記憶制御装置２５の動作
モードをセル獲得要求、モードにし、システムバス１０
０を通じて送られてきたデータαを選択回路３２を経て
データレジスタ３乙に取り込むと同時に、ルートレジス
タ４１の内容である最初の自由セルアドレスＡを選択回
路４２を経てアドレス線２００に乗せ、主記憶２４に対
してデータ読出し要求を出し、主記憶読出し要求時のビ
ジー管理に入る。この読出し要求に対応してデータバス
ろ００を通じて戻ってきた情報Ｂは、ルートレジスタ４
１に新たに設定されるべき情報であり、この情報を前記
読出し要求時のビジー管理の終了で退避レジスタ４３に
取り込む。ついで主記憶書込み要求時のビジー管理に入
り、ルートレジスタ４１の内容であるＡをアドレスとし
て選択回路４２を経てアドレス線２００に乗せ、データ
レジスタ５５の内容であるαをデータバス６００に乗せ
、主記憶２４に対して書込み要求を出し、これらの動作
と同等に選択回路４４を経てルートレジスタ４１の内容
であるＡをシステムバス１００に乗せて獲得したセルア
ドレスを演算装置２１に送出する。

さらに前記書込み要求時のビジー管理の終了でスイッチ
回路４５を用いて退避レジスタ４６に退避しておいた情
報Ｂをルートレジスタ４１に移行すると同時に動作モー
ドを解除する。こノ動作によりルートレジスタ４１の内
容はＢになり、第４図（ｂ）に示すようにふたたび最初
の自由セルのアドレス情報になっていて９次のセル要求
に備えるこ叔ができ、自由セルリストの再構成を完了す
る。以上の動作における自由セル獲得シーケンスを第４
図に対応する自由セル獲得シーケンスに対する形であら
れそうとすれば。

゛セル獲得要求を発生する″という単一のステップで示
されるだけであり、特に図示するまでもなく簡単となる
。

以上のように本発明を用いると繁雑なプログラムを組む
必要なしに１回のセル獲得要求を発生するだけでセル獲
得と自由セルリストの再構成が可能になるために、プロ
グラムのオーバヘッドを軽減することができ、セル獲得
処理の高速化が達成される。

【図面の簡単な説明】

第１図は自由セルリストの管理機構の説明図。 第２図は情報処理システムの一般的な構成をあられすブ
ロック図、第３図は従来の主記憶制御装置の一例を示す
ブロック図、第４図は従来装置における自由セル獲得シ
ーケンヌの説明図。 第５図は本発明の一実施例の構成をあられすブロック図
である。 記号の説明：１１と１６はルート領域、１２と１４は主
記憶上のセル配置例、２１−は演算処理装置、２２は入
出力処理装置、２３は主記憶制御装置、２４は主記憶、
６１はアドレスレジスタ、３２は選択回路、３６はデー
タレジスタ。 ５４はビジー管理・動作モード管理機構、４１はルート
レジスタ、４２は選択回路、４３は退避レジスタ、４４
は選択回路、　１００はシステム１ツ バ孔２００はアドレス線、５００はデータパメ゛ヲそれ
ぞれあられしている。 （Ｑ）（ｂ） 第１図 第２図 第４図

Claims (1)

1. 【特許請求の範囲】 １、演算処理装置から主記憶書込み要求時及び読出し要
   求時に送出されたアドレス情報を保持し前記主記憶に向
   けて出力するアドレスレジスタと、主記憶書込み要求時
   には前記演算処理装置から送出された書込みデータを、
   主記憶読出し要求時にはこの要求により前記主記憶から
   送られてきた読出しデータを切替的に出力する第１・の
   選択回路と、この第１の選択回路の出力データを保持す
   るデータレジスタとを備え、前記主記憶書込みおよび主
   記憶読出し要求を主記憶の自由セルリストを用いて管理
   する機能をあわせ持つ主記憶制御装置において、前記自
   由リストの最初の語のアドレス情報を保持するルートレ
   ジスタと、このルートレジスタを更新する際に新しく・
   該ルートレジスタに格納すべき値を前記主記憶から受け
   るとこれを保持する退避レジスゲと、前記演算処理装置
   から送出された前記／ 自由リスト再構成のためのセル獲得要求を受けると、前
   記アドレスレジスタから前記主起す、０に向けて出力さ
   れるアドレス情報を断とし、前記ルートレジスタの保持
   するアドレス情報を該主記憶に切替的に送出する第２の
   選択回路と、前記セル獲得要求を受けると、前記データ
   レジスタから前記演算処理装置に向けて送出されるデー
   タ情報を断とし、前記ルートレジスタの保持するアドレ
   ス情報を該演算処理装置に切替的に送出する第６の選択
   回路と、前記セル獲得要求の最終の段階において前記退
   避レジスタの内容を前記ルートレジスタに移行させる制
   御手段とを有し、而して前記第１の選択回路は前記セル
   獲得要求を受けると前記主記憶書込み要求時と同じ選択
   を行うように構成し、これにより前記演算処理装置から
   の１回のセル獲得要求でセルを獲得する機能を持つこと
   ができるようにしたことを特徴とする主記憶制御装置。