JPS63141368A - バイポ−ラ型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はオーディオパワーＩＣや自動車のワイパーを駆
動するモータ制御用インターフェイスとして適用するＩ
ｎｔｅｒ　Ｆａｃｅ　Ｄｒｉｖｅｒ（ＩＦＤ）等の大電
流で附勢するバイポーラ型半導体装置の特性測定に好適
するものである。

（従来の技術） このパワー用ＩＣやＩＦＤ等に利用するバイポーラ型半
導体装置を第３図及び第４図を利用して説明すると、Ｐ
型半導体基板２０表面附近にはＮ＋埋込領域２１を設け
てからこ−に連続するＮ−気相成長層２２を堆積する。

次に、この気相成長層２２表面から前記Ｐ型半導体基板
に達する素子分離領域２３をこの埋込領域２１を囲んで
設け、これによって得られる島領域を利用して所要な素
子を形成する。

しかし、この埋込領域２１を気相成長層２２表面に導出
し、尚かつコレクタ端子として利用するべくいわゆるＤ
ｅｅｐ　Ｎ÷領域２４を埋込領域２１に接続して設置す
る。又、このＤｅｅｐ　Ｎ十領域２４で囲まれた島領域
には、ベース層２５を設は更に複数のエミッタ層２６を
形成してパワー素子を完成する。

勿論第３図の上面図に示すようにエミッタ電極２７・・
・及びベース取出電極２８・・・は、互に交互に設けそ
れぞれを集結してエミッタ電極ならびにベース電極用配
線とする。尚この上面図で四角に囲んだ部分はコレクト
ホールを示すものであるが、便宜上拡散後の電極として
表示した。

（発明が解決しようとする問題点） このような半導体素子即ち集積回路に組込まれるトラン
ジスタでは最小１００ｍＡ最大５Ａのコレクタ電流が必
要であり、　’ＪｃＩ！ｓａｔのウェーハテストは極め
て不都合である。と言うのはこの試験に必要なプローブ
カード（固定カード）の電極として動作する針は１００
〜２００ｍＡの電流容量しかなくこれ以上の電流を附勢
すると、この半導体素子ならびにプローブカードの接触
時／離脱時に生ずる火花放電や接触時の発熱によってプ
ローブカード針の先端を溶融してしまう。

この為これらの難点が生じないような規格値より桁違い
に少ないコレクタ電流によって検査工程を実施せざるを
得ず、従って組立工程後に行う最終製品のＶｃＥｓａｔ
測定との相関関係が取れない。

これに伴い最終製品の歩留りを保証できず極めて無駄な
ロスが発生する難点は避けられない。

本発明は上記難点を除去する新規なバイポーラ型半導体
装置を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） この目的を達成するのに、本発明に係るバイポーラ型半
導体装置ではプローブカード電極との接触に便利なよう
にその外周附近の小面積な位置にコレクタ抵抗と同じ拡
散構造をもつ抵抗素子を設け、ウェーハテストでは各半
導体装置毎にこの抵抗素子を小電流により調査する方式
を採用する。

（作　用） ところで、大電流トランジスタのＶＣＥ　５ａｔ（以後
ＶＡとする）は埋込領域とこれに直列接続するＤｅｅｐ
Ｎ十拡散領域の抵抗言い換えるとコレクタ抵抗（以後Ｒ
ｅと記載）の電圧降下（以後Ｖａとする）で決まり、プ
レーナ型集積回路にあっては殆んどｖ８がその値を決定
する。（ＶＢ＞ＶＡ） しかも周領域におけるドナー不純物濃度は低く。

その接触面積が小さいために他の面領域部分より抵抗値
が格段に大きい。更にこの小部分の抵抗は製造プロセス
のバラツキによって最も大きく変化しＬＯＴ間／ウェー
ハ間／ペレット間のＲｅバラツキをもたらし、この結果
はＶＣＩ！　ｓａｔのバラツキに繋がるので、信頼性向
上の観点からも重要な測定項目と言わざるを得ない。

前述のように本発明に係るバイポーラ型半導体装置にあ
っては埋込領域及びＤｅｅｐ　Ｎ十拡散領域が不可欠で
あるが、これらと同一の拡散抵抗をもつ抵抗素子を同一
チップ内に設ける。当然であるがこれには配線ならびに
測定パッドを備えており。

この全抵抗（Ｒｘ）はＲｃと良い相関関係にあることを
確認しておりこれを基に本発明は完成した。しかもこの
測定は１００ｍＡ以下の小電流によって可能であるため
に、プローブカードの針状電極を損傷することもなく測
定可能となりＶＣＩ！　ｓａｔを保証するバイポーラ型
半導体装置を提供することができる。

（実施例） 第１図ならびに第２図により本発明を詳述するが、従来
の技術と重複する記載にも新番号を付して説明する。

第１図は本発明に係るバイポーラ型半導体装置上の断面
図を示し、これは第２図をＡ−Ａ線に沿って切断した図
である。この装置上はＰ導電型の半導体基板２の表面部
分にはｓｂを１０”ａｔｏｍｓ／　ｃｃ金含有るＮ十埋
込領域３，３を形成後気相成長層４を堆積するが、二＼
にはＰを１０”ａｔｏｍｓ／　ｃｃ程度を含有させてＮ
−導電型とする。この埋込領域３゜３の一方は抵抗素子
を形成するのに設置し、その位置としてはバイポーラ型
半導体装置に必要な導電性金属からなるパッド間に位置
しかつウェーハの周縁部を選定して環状に設定したプロ
ーブカード電極との接触を確実にするように配慮する。

次に素子分離領域５・・・を常法に従って埋込領域３．
３を囲んで設置して得られる一方の島領域にバイポーラ
素子を他方には抵抗素子を形成する。

このバイポーラ素子を形成するに当っては埋込領域３，
３に接続するＤｅｅｐ　Ｎ十拡散領域６・・・を設けて
気相成長層３表面に導出する。この領域６・・・の形成
に当っては拡散源を形成予定位置にＤｅｐｏ　Ｌ／てか
ら所定温度に加熱して不純物を拡散する手法により形成
するが、所定の加熱時間設定に関しては一旦拡散後ρ８
の測定によって決定してＤｅｅｐＮ÷領域６・・・と埋
込領域３・・・を接続する。このＤｅｅｐ　Ｎ十領域６
・・・はＰを１０”ａｔｏｍｓ／ｃｃ程度含有する濃度
とした。

この工程は前述の抵抗素子形成予定位置も同時に処理し
て第１図のｔｌｌ造を得るが、これらの工程に先立って
気相成長層４０表面には熱酸化法等により絶縁物層７を
被覆するのは常法通りである。

更に素子形成の島領域にはＢを１０１７〜”ａｔｏｍｓ
／Ｃｅ導入してベース層８を設け、二Ｎに選択的にＰも
しくはＡ、を１０１″″”ａｔｏｍｓ／ｃｃ導入してエ
ミッタ層９・・・を形成する。引続きこのエミッタ層９
．ベース層８．抵抗素子のＤｅｅｐ　Ｎ十拡散領域６．
６及び素子を形成する島領域に設けるＤｅｅｐ　Ｎ十拡
散領域６に導電性金属であるＡＱを蒸着法やスパッタリ
ング法によって堆積してエミッタ電極１０・・・、ベー
ス電極１１・・・、コレクタ電極１２及び素子抵抗電極
１３゜１３を設置する。

このエミッタならびにベース電極からの配線は第３図の
ように１ケ所に接続して図示しない電極パッドに導き、
使用機器との接続を図る組立工程によりリードフレーム
のリード間を金屑細線で導電的に接続する。

抵抗素子電極１３．１３は第２図の上面図に示すように
Ａｌ配線１４．１４により測定用パッド１５．１５と接
続するが、この測定用パッドは勿論ＡＱで構成し前述の
電極パッド間に５０．角で設けるのが通常の手法である
。

このように本発明に係るバイポーラ型半導体装置上はそ
の埋込領域ならびにＤｅｅｐ　Ｎ÷拡散領域と同一構造
を持つ素子抵抗部を設けしかも両者間は分離領域によっ
て電気的に隔絶している。

このバイポーラ型半導体装置では素子抵抗部の埋込領域
、Ｄｅｅｐ　Ｎ÷拡散領域及び配線を含めた全抵抗Ｒ，
を測定することによってそのＶＣＥ！　ｓａｔを保証可
能とするものである。

〔発明の効果〕

本発明に係るバイポーラ型半導体装置はプローブカード
の電極針を損傷しない１００ｍＡ以下のＲ，をウェーハ
テスト工程で測定することが可能となるので、ＲＸと良
好な相関関係にあるＶＣＩｌ　ｓａｔ不良を排除できる
。

これは従来大まかな選別しかできないことによって発生
していた多大な損失を格段に抑制するので多少のチップ
面積増大による不利益を補って余りあるものである。

【図面の簡単な説明】

第１図は本実施例に係るバイポーラ型半導体装置の断面
図第２図はその要部上面図第３図は従来のバイポーラ型
半導体装置上面図第４図は第３図をＡ−Ａ線で切断した
図である。

Claims (1)

【特許請求の範囲】
1. ある導電型を示す半導体基板と、この表面附近に形成す
   る二個の反対導電型の埋込領域と、この半導体基板表面
   に連続して設けこの埋込層と同一導電型を示しかつ不純
   物濃度の低い気相成長層と、この気相成長層表面から前
   記半導体基板に到達し前記両埋込層を囲む分離領域と、
   前記気相成長層表面から前記埋込層に接続する同一導電
   型の拡散領域と、前記分離領域により囲まれる一方の島
   領域に設けるベース層ならびにエミッタ層とを具備する
   ことを特徴とするバイポーラ型半導体装置。