JPH02218145A - 半導体装置のモニタ方法 - Google Patents
半導体装置のモニタ方法Info
- Publication number
- JPH02218145A JPH02218145A JP1038381A JP3838189A JPH02218145A JP H02218145 A JPH02218145 A JP H02218145A JP 1038381 A JP1038381 A JP 1038381A JP 3838189 A JP3838189 A JP 3838189A JP H02218145 A JPH02218145 A JP H02218145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- monitoring element
- bipolar transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000012360 testing method Methods 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000000926 separation method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 11
- 238000012544 monitoring process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 19
- 238000007689 inspection Methods 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、絶縁分離方法で形成された半導体装置に関す
るものである。
るものである。
（従来の技術）
近年、半導体装置は半導体基板表面に形成された各素子
間に絶縁膜を埋込む絶縁分離方法が利用されるようにな
ってきた。これは以前主流であったＰＮ接合分離に比べ
て、トランジスタ占有面積の縮小、接合容量の低減、お
よび耐圧の向上に有利なためである。
間に絶縁膜を埋込む絶縁分離方法が利用されるようにな
ってきた。これは以前主流であったＰＮ接合分離に比べ
て、トランジスタ占有面積の縮小、接合容量の低減、お
よび耐圧の向上に有利なためである。
絶縁分離には窒化膜をマスクにして半導体基板を選択的
に熱酸化する選択酸化技術が利用される。
に熱酸化する選択酸化技術が利用される。
バイポーラ型半導体集積回路では、エピタキシャル層の
厚さに対応する深い分離が必要になるので、エピタキシ
ャル層の約半分程シリコンエツチングを行ない、８１択
酸化し、各素子間に絶縁膜の役目をする厚い酸化膜を埋
込む。選択酸化技術のマスクに用いる窒化膜は、膜形成
時の応力が大きく、シリコン基板に直接窒化膜を被着せ
ずに、窒化膜の下に応力緩和の目的が薄い酸化膜を挿入
する。
厚さに対応する深い分離が必要になるので、エピタキシ
ャル層の約半分程シリコンエツチングを行ない、８１択
酸化し、各素子間に絶縁膜の役目をする厚い酸化膜を埋
込む。選択酸化技術のマスクに用いる窒化膜は、膜形成
時の応力が大きく、シリコン基板に直接窒化膜を被着せ
ずに、窒化膜の下に応力緩和の目的が薄い酸化膜を挿入
する。
しかし、薄い酸化膜を形成しても窒化膜に起因する応力
は、完全に消滅せず１選択酸化を行なうとシリコン基板
のスリップや積層欠陥などの結晶欠陥が発生する。これ
らの結晶欠陥は、集積回路内に設計された各素子間の絶
縁分離が完全でなくなり、ＰＮ接合のリークやトランジ
スタのコレクタ・エミッタの短絡を引き起こすので、無
視できない。
は、完全に消滅せず１選択酸化を行なうとシリコン基板
のスリップや積層欠陥などの結晶欠陥が発生する。これ
らの結晶欠陥は、集積回路内に設計された各素子間の絶
縁分離が完全でなくなり、ＰＮ接合のリークやトランジ
スタのコレクタ・エミッタの短絡を引き起こすので、無
視できない。
（発明が解決しようとする課題）
選択酸化技術を利用した絶縁分離で、結晶欠陥が発生し
た集積回路素子は、機能しなくなる恐！１５がある。そ
こで、最終検査で機能を確認し、良否判定をすればよい
が、非常に多くの工数や検査時間を要し、この検査方法
は非能率的である９従って、本発明は、このような従来
の問題を解決するものであり、生産効率を減少させるこ
となく、動作検査ができる絶縁分離方法を利用した半導
体装＠を提供することを目的とする。
た集積回路素子は、機能しなくなる恐！１５がある。そ
こで、最終検査で機能を確認し、良否判定をすればよい
が、非常に多くの工数や検査時間を要し、この検査方法
は非能率的である９従って、本発明は、このような従来
の問題を解決するものであり、生産効率を減少させるこ
となく、動作検査ができる絶縁分離方法を利用した半導
体装＠を提供することを目的とする。
（課題を解決するための手段）
この目的を達成するために本発明の半導体装置は、半導
体集積回路の電源供給されるバイポーラトランジスタに
隣接した動作検査モニタ素子を備え、そのモニタ素子の
拡散層は少なくとも１箇所が絶縁分離層に接しており、
またモニタ素子の金属配線層が検査用端子パッドに導出
されていることを特徴とする。
体集積回路の電源供給されるバイポーラトランジスタに
隣接した動作検査モニタ素子を備え、そのモニタ素子の
拡散層は少なくとも１箇所が絶縁分離層に接しており、
またモニタ素子の金属配線層が検査用端子パッドに導出
されていることを特徴とする。
（作 用）
本発明は、ウェハ状態においてモニタ素子領域と、半導
体集積回路の電源供給される縦型バイボーラド・ランジ
スタのＮ型導電層なるコレクタ領域と短絡されたシリコ
ン基板との逆方向リーク電流を測定することにより、絶
縁分離で結晶欠陥が発生しているか否かを判定できる２ モニタ素子領域は、Ｐ型導電層で絶縁分１層に少なくと
も】一箇所が接触しており、Ｓ型バイポーラトランジス
タのＰ型ベース領域を拡散する際、同時に形成されたも
のである。
体集積回路の電源供給される縦型バイボーラド・ランジ
スタのＮ型導電層なるコレクタ領域と短絡されたシリコ
ン基板との逆方向リーク電流を測定することにより、絶
縁分離で結晶欠陥が発生しているか否かを判定できる２ モニタ素子領域は、Ｐ型導電層で絶縁分１層に少なくと
も】一箇所が接触しており、Ｓ型バイポーラトランジス
タのＰ型ベース領域を拡散する際、同時に形成されたも
のである。
（実施例）
Ｊ又下１本発明の一実施例について第１図および第２図
を参照しながら説明する２ 第１−図は、本発明の一実施例における動作検査用モニ
タ素子を備えた絶縁分離方法で形成された半導体装置の
断面図を示すものである。この半導体装置は、Ｐ型シリ
コン基＠】−にＮ型コレクタ埋込層２を選択拡散し６Ｎ
型工ピタキシヤル層３を成長し、Ｎ型エピタキシャル層
３の表面に薄い酸化膜と窒化膜とを被着した後、絶縁分
離領域部の薄い酸化膜とを選択エツチングで取除き、絶
縁分離がＮ型コレクタ層２に接触するようにＮ型エピタ
キシャル層：３の半分程、シリコンエッヂングし、分離
を確実１こするためＰ型不純物でチャンネル防止拡散層
４を形成する６次に、選択酸化技術を利用し絶縁分離領
域に選択酸化膜５を埋込み、窒化膜を除去し、Ｎ型不純
物の選択拡散でコレクタ拡散層６を形成する。さらに、
レジストマスクでボロン不純物のイオン注入を施し、検
査用モニタ素子のＰ型拡散層７とベース拡散層８とを形
成し、表面保護暎の役１」をする酸化膜９を被着し、選
択拡散でＮ型エミッタ拡散Ｍ１０を形成する。また、各
素子のコンタクト窓を開孔した後、縦型バイポーラトラ
ンジスタのベース金属配線層口、エミッタ金属配線層１
２．コレクタ金属配線層１３および検査用モニタ素子の
金属配線層１４を設けて完成する。
を参照しながら説明する２ 第１−図は、本発明の一実施例における動作検査用モニ
タ素子を備えた絶縁分離方法で形成された半導体装置の
断面図を示すものである。この半導体装置は、Ｐ型シリ
コン基＠】−にＮ型コレクタ埋込層２を選択拡散し６Ｎ
型工ピタキシヤル層３を成長し、Ｎ型エピタキシャル層
３の表面に薄い酸化膜と窒化膜とを被着した後、絶縁分
離領域部の薄い酸化膜とを選択エツチングで取除き、絶
縁分離がＮ型コレクタ層２に接触するようにＮ型エピタ
キシャル層：３の半分程、シリコンエッヂングし、分離
を確実１こするためＰ型不純物でチャンネル防止拡散層
４を形成する６次に、選択酸化技術を利用し絶縁分離領
域に選択酸化膜５を埋込み、窒化膜を除去し、Ｎ型不純
物の選択拡散でコレクタ拡散層６を形成する。さらに、
レジストマスクでボロン不純物のイオン注入を施し、検
査用モニタ素子のＰ型拡散層７とベース拡散層８とを形
成し、表面保護暎の役１」をする酸化膜９を被着し、選
択拡散でＮ型エミッタ拡散Ｍ１０を形成する。また、各
素子のコンタクト窓を開孔した後、縦型バイポーラトラ
ンジスタのベース金属配線層口、エミッタ金属配線層１
２．コレクタ金属配線層１３および検査用モニタ素子の
金属配線層１４を設けて完成する。
第２図は、上述した本発明の一実施例を示す検査用端子
パッドを含む１ノイアウト図である。半導体集積回路の
電源供給される縦バイポーラ１−ランジスタのＮ型コ１
ノクタ領域２．６に接続ごれているコ１ノクタ端子バッ
ド１５と検査用モニタ素子のＰ型拡散層７に接続されて
いる検査用端子パッド１６を有しているものである。実
際の半導体集積回路は、第２図に示されているバッド以
列（２こアース部。
パッドを含む１ノイアウト図である。半導体集積回路の
電源供給される縦バイポーラ１−ランジスタのＮ型コ１
ノクタ領域２．６に接続ごれているコ１ノクタ端子バッ
ド１５と検査用モニタ素子のＰ型拡散層７に接続されて
いる検査用端子パッド１６を有しているものである。実
際の半導体集積回路は、第２図に示されているバッド以
列（２こアース部。
信号入力・出力部などの幾つかの端子パッドを配置して
いる。
いる。
以Ｊｊ、のように構成された本実施例の半導体装置にお
いて、絶縁分離での結晶欠陥が発生しているか否かを判
定するり−ク電流の測定について説明する。
いて、絶縁分離での結晶欠陥が発生しているか否かを判
定するり−ク電流の測定について説明する。
まず、Ｐ型シリコン基板１と集積回路の電源供給される
縦型バイポーラトランジスタのＮ型コレクタ層２，６ど
を短絡、する。これは検査モニタ素子のＮ型エピタキシ
ャル層３の電位をとり、アースするためであり、実際の
測定系ではシリコン基板１の裏面あるいは集積回路のア
ースされている端子パッドとＮ型コレタタ２．６に接続
されているコ１ノクタ端子バッド１５とを接続すればよ
い。次に、検査モニタ素子のＰ型拡散層７に接続されて
いる検査用端子パッド１６に負の電位を印加する。
縦型バイポーラトランジスタのＮ型コレクタ層２，６ど
を短絡、する。これは検査モニタ素子のＮ型エピタキシ
ャル層３の電位をとり、アースするためであり、実際の
測定系ではシリコン基板１の裏面あるいは集積回路のア
ースされている端子パッドとＮ型コレタタ２．６に接続
されているコ１ノクタ端子バッド１５とを接続すればよ
い。次に、検査モニタ素子のＰ型拡散層７に接続されて
いる検査用端子パッド１６に負の電位を印加する。
この状態で、徐々に負の電位を増加させてゆき、検査モ
ニタ素子のＰ拡散層７とＮ型エピタキシャル層３との接
合面に生じる最大電界がある臨界値を越えると、逆方向
にリーク電流が急激に流れ出す、あるいはＰ型拡散層７
とＮ型エピタキシャル層３との接合から拡がるＮ型エピ
タキシャル層３側の空乏層端がシリコン基板１とＮ型エ
ピタキシャル層３との接合に到達すると、Ｐ型拡散層７
とシリコン基板１とは空乏層で電気的に短絡した状態に
なり、急激に電流が流れる。
ニタ素子のＰ拡散層７とＮ型エピタキシャル層３との接
合面に生じる最大電界がある臨界値を越えると、逆方向
にリーク電流が急激に流れ出す、あるいはＰ型拡散層７
とＮ型エピタキシャル層３との接合から拡がるＮ型エピ
タキシャル層３側の空乏層端がシリコン基板１とＮ型エ
ピタキシャル層３との接合に到達すると、Ｐ型拡散層７
とシリコン基板１とは空乏層で電気的に短絡した状態に
なり、急激に電流が流れる。
さらに、絶縁分離で結晶欠陥が発生していると。
前述した検査用モニタ素子のＰ型拡散層７とアースとの
間の耐圧が低くなり、リーク電流が多くなる。Ｐ型拡散
層７は少なくとも一箇所が絶縁分離層に接しており、絶
縁分離付近で発生する結晶欠陥によりリーク電流を測定
できる。従って、集積回路の電源供給されるバイポーラ
トランジスタに隣接した動作検査モニタ素子のＰ型拡散
層７とシリコン基板１に接地されたＮ型コレクタ２，６
との逆方向のリーク電流を測定することにより、絶縁分
離で結晶欠陥が発生しているか否かを判定できる。
間の耐圧が低くなり、リーク電流が多くなる。Ｐ型拡散
層７は少なくとも一箇所が絶縁分離層に接しており、絶
縁分離付近で発生する結晶欠陥によりリーク電流を測定
できる。従って、集積回路の電源供給されるバイポーラ
トランジスタに隣接した動作検査モニタ素子のＰ型拡散
層７とシリコン基板１に接地されたＮ型コレクタ２，６
との逆方向のリーク電流を測定することにより、絶縁分
離で結晶欠陥が発生しているか否かを判定できる。
ウェハ状態でのリーク電流の測定は、シリコン基板１の
裏面あるいは、集積回路内のアースされている端子パッ
ド、電源供給されるコレクタ端子パッド１５および動作
検査用端子パッド１６が必要である。しかし、集積回路
内のアースされているパッドや電源供給されるコレクタ
端子パッド１５は。
裏面あるいは、集積回路内のアースされている端子パッ
ド、電源供給されるコレクタ端子パッド１５および動作
検査用端子パッド１６が必要である。しかし、集積回路
内のアースされているパッドや電源供給されるコレクタ
端子パッド１５は。
既存の集積回路の端子パッドであるから、動作検査用端
子バッド１６のみ追加すればよく、そのために生じるチ
ップ面積の増大は僅かである。また、動作検査用端子バ
ッド１６は、他のパッド形状を変えることにより、ボン
ディング時のミスを防止することができる。さらに、結
晶欠陥は、ウェハ内で不均一に発生し易いため、抜取り
検査で良否判定ができない、そこで、最終検査で良否判
定していたものが、ウェハ状態で検査できるため非常に
多くの工数や検査時間が省略でき、完成された集積回路
の品質も向上する。
子バッド１６のみ追加すればよく、そのために生じるチ
ップ面積の増大は僅かである。また、動作検査用端子バ
ッド１６は、他のパッド形状を変えることにより、ボン
ディング時のミスを防止することができる。さらに、結
晶欠陥は、ウェハ内で不均一に発生し易いため、抜取り
検査で良否判定ができない、そこで、最終検査で良否判
定していたものが、ウェハ状態で検査できるため非常に
多くの工数や検査時間が省略でき、完成された集積回路
の品質も向上する。
（発明の効果）
以上のように本発明によれば、半導体基板表面に絶縁分
離方法で形成された半導体集積回路において、前記半導
体集積回路のウェハに前記半導体集積回路の電源供給さ
れるバイポーラトランジスタに隣接した動作検査用モニ
タ素子を形成することにより、ウェハ状態で動作検査モ
ニタ素子と。
離方法で形成された半導体集積回路において、前記半導
体集積回路のウェハに前記半導体集積回路の電源供給さ
れるバイポーラトランジスタに隣接した動作検査用モニ
タ素子を形成することにより、ウェハ状態で動作検査モ
ニタ素子と。
隣接したバイポーラトランジスタのコレクタ領域と短絡
された半導体基板の逆方向のリーク電流レベルを測定し
、絶縁分離で結晶欠陥が発生しているか否かを判定でき
る。また、検査に必要な端子パッドは半導体集積回路の
既存のものを共用するため、動作検査モニタ素子に接続
される端子パッドのみで測定可能となり、そのため生じ
るチップ面積の増大はごく僅かである。従って、生産効
率を減少させることなく動作検査できる半導体装置を提
供される。
された半導体基板の逆方向のリーク電流レベルを測定し
、絶縁分離で結晶欠陥が発生しているか否かを判定でき
る。また、検査に必要な端子パッドは半導体集積回路の
既存のものを共用するため、動作検査モニタ素子に接続
される端子パッドのみで測定可能となり、そのため生じ
るチップ面積の増大はごく僅かである。従って、生産効
率を減少させることなく動作検査できる半導体装置を提
供される。
第１図は、本発明の一実施例における動作検査用モニタ
素子を備えた絶縁分離で形成された半導体装置の断面図
、第２図は、第１図の検査用パッドを含むレイアウト図
である。 １ ・・・Ｐ型シリコン基板、 ２ ・・・Ｎ型コレク
タ埋込層、 ３ ・・・Ｎ型エピタキシャル層、 ４
・・・チャンネル防止拡散層。 ５ ・・・選択酸化膜、 ６ ・・・コレクタ拡散層、
７ ・・・検査モニタ素子のＰ型拡散層、８ ・・・
ベース拡散層、 ９ ・・・酸化膜。 １０・・・Ｎ型エミッタ拡散層、 １１・・・ベース金
属配線層、 １２・・・エミッタ金属配線層、１３・・
・コレクタ金属配線層、１４・・・検査用モニタ素子の
金属配線層、１５・・・コレクタ端子パッド、１６・・
・検査用端子パッド。 特許出願人 松下電子工業株式会社
素子を備えた絶縁分離で形成された半導体装置の断面図
、第２図は、第１図の検査用パッドを含むレイアウト図
である。 １ ・・・Ｐ型シリコン基板、 ２ ・・・Ｎ型コレク
タ埋込層、 ３ ・・・Ｎ型エピタキシャル層、 ４
・・・チャンネル防止拡散層。 ５ ・・・選択酸化膜、 ６ ・・・コレクタ拡散層、
７ ・・・検査モニタ素子のＰ型拡散層、８ ・・・
ベース拡散層、 ９ ・・・酸化膜。 １０・・・Ｎ型エミッタ拡散層、 １１・・・ベース金
属配線層、 １２・・・エミッタ金属配線層、１３・・
・コレクタ金属配線層、１４・・・検査用モニタ素子の
金属配線層、１５・・・コレクタ端子パッド、１６・・
・検査用端子パッド。 特許出願人 松下電子工業株式会社
Claims (2)
- （１）半導体基板表面に絶縁分離方法で形成された半導
体集積回路において、前記半導体集積回路に電源供給さ
れるバイポーラトランジスタに隣接した動作検査用モニ
タ素子を備えた半導体装置。 - （２）上記動作検査モニタ素子の拡散層は少なくとも一
箇所が絶縁分離層に接しており、前記動作検査モニタ素
子の金属配線層が検査用端子パッドに導出されているこ
とを特徴とする請求項（１）記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038381A JP2649080B2 (ja) | 1989-02-20 | 1989-02-20 | 半導体装置のモニタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038381A JP2649080B2 (ja) | 1989-02-20 | 1989-02-20 | 半導体装置のモニタ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02218145A true JPH02218145A (ja) | 1990-08-30 |
| JP2649080B2 JP2649080B2 (ja) | 1997-09-03 |
Family
ID=12523699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1038381A Expired - Lifetime JP2649080B2 (ja) | 1989-02-20 | 1989-02-20 | 半導体装置のモニタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2649080B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269324A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
| JPS63141368A (ja) * | 1986-12-03 | 1988-06-13 | Toshiba Corp | バイポ−ラ型半導体装置 |
-
1989
- 1989-02-20 JP JP1038381A patent/JP2649080B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269324A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
| JPS63141368A (ja) * | 1986-12-03 | 1988-06-13 | Toshiba Corp | バイポ−ラ型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2649080B2 (ja) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| CN110335861B (zh) | 一种半导体器件及其制作方法 | |
| US3440715A (en) | Method of fabricating integrated circuits by controlled process | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| EP1039545A2 (en) | Semiconductor device | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| JP2956833B2 (ja) | 多結晶シリコン膜の評価方法 | |
| US4595944A (en) | Resistor structure for transistor having polysilicon base contacts | |
| JPH02218145A (ja) | 半導体装置のモニタ方法 | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| EP0077921A2 (en) | Semiconductor device | |
| Stojadinovi? et al. | Failure physics of integrated circuits and relationship to reliability | |
| US20030186470A1 (en) | Structure and method for determining edges of regions in a semiconductor wafer | |
| JPS6387736A (ja) | 半導体装置 | |
| JPH04372149A (ja) | 半導体集積回路 | |
| KR19980042509A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4299349B2 (ja) | 半導体デバイスの製造方法 | |
| JP3214457B2 (ja) | 半導体装置の製造方法 | |
| JPS61269324A (ja) | 半導体装置 | |
| JPS6124245A (ja) | 半導体装置 | |
| KR19980056119A (ko) | 반도체 장치의 teg 패턴의 검사방법 | |
| JP3415480B2 (ja) | 半導体装置の製造評価装置及びその製造評価方法 | |
| KR19980020525A (ko) | 바이폴라 트랜지스터 제조방법 | |
| CN113889421A (zh) | 用于检测深沟槽隔离和soi缺陷的筛检方法和设备 | |
| JPH03286545A (ja) | 半導体装置 |