KR19980020525A - 바이폴라 트랜지스터 제조방법 - Google Patents

Abstract

소자의 내압 측정시 스파크가 발생하는 것을 방지할 수 있는 구조를 갖는 바이폴라 트랜지스터 제조방법이 개시되어 있다.

본 발명은 제 1 도전형의 반도체 기판의 표면 영역에 선택적으로 제 2 도전형 불순물을 첨가하여 저농도 제 2 도전형 베이스층을 형성하는 단계; 상기 베이스층의 표면 영역과 스크라이브 라인 영역의 채널스톱층 형성 예정 영역에 선택적으로 제 1 도전형 불순물을 첨가하여 각각의 영역에 제 1 도전형 고농도 에미터층과 제 1 도전형 고농도 채널스톱층을 형성하는 단계; 상기 결과물에 절연막을 침적하고 사진 및 식각공정으로 상기 절연막을 선택적으로 제거하여 상기 에미터층과 상기 베이스층 그리고 상기 채널스톱층에 이르는 각각의 콘택홀을 형성하는 단계; 상기 결과물에 금속배선공정을 실시하여 금속전극을 형성하는 단계; 및 상기 결과물에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.

따라서, 본 발명은 고내압 소자의 내압 측정시 스파크가 발생하는 것을 방지함으로써 소자의 전기적 특성 검사 효율 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

바이폴라 트랜지스터 제조방법

본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로서, 특히 소자의 내압 측정시 스파크가 발생하는 것을 방지할 수 있는 구조를 갖는 바이폴라 트랜지스터 제조방법에 관한 것이다.

일반적으로, 일련의 반도체 제조 공정으로 웨이퍼를 가공하여 소자를 완성한 후 웨이퍼를 칩 단위로 절단하여 조립 공정에 들어가기 전에 반도체 소자의 전기적 특성을 시험하여 개별 반도체 칩의 양, 불량을 판정하는 작업이 실시된다.

소자의 내압 특성 검사시 저내압 소자의 경우에는 저전압이 인가되기 때문에 문제가 발생하지 않지만 약 2000 볼트 이상이 인가되는 고내압 소자의 경우에는 소자의 구성요소 간에 방전이 일어나 스파크가 발생하여 내압 측정이 어렵게 된다.

도 1 을 참조하면, 종래의 바이폴라 트랜지스터에서는 스크라이브 라인 영역에 형성된 채널 스톱층(20) 표면에 절연막이 형성되지 않으며 이로 인하여 바이폴라 트랜지스터의 베이스-콜렉터 간 내압 측정시 콜렉터층와 등전위를 갖게 되는 채널 스톱층(20) 영역에서 스파크가 발생하게 된다.

소자의 내압 측정시 스파크가 발생하게 되면 누설 전류로 인하여 기울어진 내압 파형이 발생하거나 항복전압 근처에서 파형이 불안정하게 되어 소자의 정확한 내압 특성을 확인할 수 없게 된다.

따라서, 종래의 기술에 있어서는 소자의 내압 측정은 조립이 완성된 후에나 가능하게 되어 불량 칩을 조립공정 전에 선별하지 못하므로 제조원가가 증가하는 문제점이 있었다.

본 발명의 목적은 소자의 내압 측정시 스파크가 발생하는 것을 방지할 수 있는 구조를 가진 바이폴라 트랜지스터 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터 제조방법은 제 1 도전형의 반도체 기판의 표면 영역에 선택적으로 제 2 도전형 불순물을 첨가하여 저농도 제 2 도전형 베이스층을 형성하는 단계; 상기 베이스층의 표면 영역과 스크라이브 라인 영역의 채널스톱층 형성 예정 영역에 선택적으로 제 1 도전형 불순물을 첨가하여 각각의 영역에 제 1 도전형 고농도 에미터층과 제 1 도전형 고농도 채널스톱층을 형성하는 단계; 상기 결과물에 절연막을 침적하고 사진 및 식각공정으로 상기 절연막을 선택적으로 제거하여 상기 에미터층과 상기 베이스층 그리고 상기 채널스톱층에 이르는 각각의 콘택홀을 형성하는 단계; 상기 결과물에 금속배선공정을 실시하여 금속전극을 형성하는 단계; 및 상기 결과물에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.

도 1 은 종래의 고내압 바이폴라 트랜지스터의 구조를 나타내는 도면.

도 2 는 본 발명에 따른 고내압 바이폴라 트랜지스터의 구조를 나타내는 도면.

도 3 의 (a) 내지 (c) 는 본 발명의 바이폴라 트랜지스터 제조방법을 설명하기 위한 도면.

도면의 주요 부분에 대한 부호 설명

10,40 : 반도체 기판12,44 : P- 베이스층

14,46 : 필드리미트링16,50 : P+ 불순물층

18,54: N+ 에미터층20,56: N+ 채널스톱층

22 : 절연막24 : 에미터전극

26 : 베이스전극 28 : 채널스톱전극

30 : 보호막42,48,52 : 실리콘산화막

이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.

먼저 도 3 (a) 를 참조하면, N형의 반도체 기판 표면(40)에 실리콘산화막(42)을 형성하고 통상의 사진 및 식각공정으로 상기 실리콘산화막(42)을 선택적으로 제거하여 베이스 형성창과 필드리미트링 형성창을 개방한 다음, 상기 반도체 기판(40)에 P형의 불순물을 주입하여 P- 베이스층(44)과 P- 필드리미트링(46)을 형성한다.

이어서, 반도체 기판에 실리콘산화막(48)을 형성하고 통상의 사진 및 식각공정으로 상기 실리콘산화막(48)을 선택적으로 제거하여 상기의 베이스 형성창을 개방한 후 상기 반도체 기판(40)에 P형의 불순물을 주입하여, 도 3 (b) 에 도시된 바와 같이, 베이스전극이 접속될 P+ 불순물층(50)을 형성한다.

그 다음, 반도체 기판에 실리콘산화막(52)을 형성하고 통상의 사진 및 식각공정으로 상기 실리콘산화막(52)을 선택적으로 제거하여 에미터 형성창과 채널스톱층 형성창을 개방한 후 N형의 불순물을 주입하여, 도 3 (c) 에 도시된 바와 같이, N+ 에미터층(54)과 N+ 채널스톱층(56)을 각각 형성한다.

이후 상기 반도체 기판 전면에 실리콘산화막을 형성하고 사진 및 식각공정으로 상기 실리콘산화막을 선택적으로 제거하여 콘택홀을 형성하게 되는데 이때 웨이퍼의 스크라이브 라인 영역 상의 상기 채널 스톱층 영역의 상부에 침적된 상기 실리콘산화막도 제거된다. 그 다음 금속배선공정으로 금속전극을 형성하고 보호막을 침적한 후 상기 보호막을 선택적으로 제거하여 패드를 형성하여 도 2 와 같은 바이폴라 트랜지스터를 완성하게 된다.

상기와 같이 제조되는 본 발명의 바이폴라 트랜지스터에서는 상기 보호막이 베이스-콜렉터 간의 내압 측정시 인가되는 고전압으로부터 상기 채널 스톱층을 전기적으로 절연시키게 되므로 내압 측정시 채널 스톱층 영역에서 스파크가 발생하지 않게 된다.

따라서, 본 발명은 고내압 소자의 내압 측정시 스파크가 발생하는 것을 방지함으로써 소자의 전기적 특성 검사 효율 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

1. 제 1 도전형의 반도체 기판의 표면 영역에 선택적으로 제 2 도전형 불순물을 첨가하여 저농도 제 2 도전형 베이스층을 형성하는 단계; 상기 베이스층의 표면 영역과 스크라이브 라인 영역의 채널스톱층 형성 예정 영역에 선택적으로 제 1 도전형 불순물을 첨가하여 각각의 영역에 제 1 도전형 고농도 에미터층과 제 1 도전형 고농도 채널스톱층을 형성하는 단계; 상기 결과물에 절연막을 침적하고 사진 및 식각공정으로 상기 절연막을 선택적으로 제거하여 상기 에미터층과 상기 베이스층 그리고 상기 채널스톱층에 이르는 각각의 콘택홀을 형성하는 단계; 상기 결과물에 금속배선공정을 실시하여 금속전극을 형성하는 단계; 및 상기 결과물에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
2. 제 1 항에 있어서, 상기 절연막 제거공정에서 상기 채널 스톱층 영역에 침적된 절연막이 제거되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.