KR100439850B1 - 고내압전력용트랜지스터 - Google Patents
고내압전력용트랜지스터 Download PDFInfo
- Publication number
- KR100439850B1 KR100439850B1 KR1019970003154A KR19970003154A KR100439850B1 KR 100439850 B1 KR100439850 B1 KR 100439850B1 KR 1019970003154 A KR1019970003154 A KR 1019970003154A KR 19970003154 A KR19970003154 A KR 19970003154A KR 100439850 B1 KR100439850 B1 KR 100439850B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel stopper
- electrode
- emitter
- base
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 6
- 238000007689 inspection Methods 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 230000015556 catabolic process Effects 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 고내압 전력용 트랜지스터에 관한 것으로서, 제 1 도전형의 콜렉터 영역 위에 저농도 및 고농도의 불순물로 이루어지도록 형성된 제 2 도전형의 베이스 영역 및 필드 리미팅 링과, 상기 콜렉터 영역의 가장 자리에 형성된 제 1 도전형의 채널 스토퍼와, 상기 베이스 영역의 고, 저 농도 불순물 영역 내에 형성된 제 1 도전형의 에미터 영역과, 상기 에미터 영역 및 채널 스토퍼, 상기 고농도 불순물로 이루어진 베이스영역 위에 각각 형성된 에미터전극, EQR전극, 베이스전극과, 상기 전극 들 위에 도포된 보호막을 포함하는 고내압 전력용 트랜지스터에 있어서, 상기 채널 스토퍼의 외측면 가장 자리에는 저농도의 베이스 영역과 동시에 형성되고, 보호막 바깥으로 채널 스토퍼를 매설한 채 노출되는 제 2 도전형의 에지 불순물 영역을 더 구비하는 것을 특징으로 한다.
따라서, 본 발명에 의하면, 보호막 바깥으로 채널 스토퍼를 노출되지 않고 이와 다른 형의 불순물을 칩 외각에 주입하여, 반도체 칩을 웨이퍼 상태로 특성 검사를 할 때 스파크를 발생시키지 않게 함으로써 제품의 수율 향상을 통해 원가 절감과 동시에 제품의 신뢰성을 높일 수 있다.
Description
본 발명은 고내압 전력용 트랜지스터에 관한 것으로서, 보다 상세하게는 트랜지스터의 제조 공정 중 웨이퍼 상태로 제품의 특성을 검사할 때 고내압 특성으로 인하여 트랜지스터 칩(Chip) 표면에 스파크(Spark)가 발생하여 내압을 측정할 수없는 현상을 개선하기 위한 고내압 전력용 트랜지스터에 관한 것이다.
일반적으로 반도체 제조 공정에서 그러하듯이, 트랜지스터도 그 제조 공정을 완료하고 조립 공정을 진행하기 전에 웨이퍼 상태에서 양, 불량품의 선별을 위하여 특성 검사를 실시하게 된다. 이 때, 보통의 트랜지스터 제품은 낮은 내압으로 인해 특성 검사를 하는 데 별 문제가 없지만, 대략 2000 V 가 넘는 고내압 트랜지스터의 경우에는 고내압의 특성 때문에 웨이퍼 상태로는 스파크 발생이 심하여 내압의 측정을 제대로 수행하기 곤란한 문제점을 안고 있다.
도 1 은 종래의 고내압 전력용 트랜지스터의 구성을 나타내는 데, N형의 반도체기판으로 이루어진 트랜지스터의 콜렉터 영역(1)과, 상기 콜렉터영역(1) 위에 형성된 P-형의 저농도 베이스 영역(2) 및 P+ 형의 고농도 베이스 영역(3)과, 상기 P+ 형의 고농도 베이스 영역(3)에 전기적으로 접속된 베이스전극(11)과, 상기 P-형의 저농도 베이스 영역(2) 및 P+ 형의 고농도 베이스 영역(3)의 표면 중심영역에 독립적으로 형성된 N+형 에미터영역(5)과, 상기 N+형 에미터영역(5)에 전기적으로 접속된 에미터전극(8)과, 상기 콜렉터 영역(1)의 절연내압을 향상시키기 위해 콜렉터 영역(1)의 일측에 형성된 필드 리미팅 링(4)과, 상기 저농도 베이스영역(2)에 대향하는 위치에 형성되어 누설전류를 감소시키기 위해 상기 콜렉터영역(1)과 등전위를 갖도록 형성된 채널스토퍼(6)와, 상기 채널스토퍼(6)에 전기적으로 형성된 EQR전극(9)과, 상기 콜렉터영역(1), 고농도 베이스 영역(3) 및 에미터영역(5)의 전면을 덮도록 형성된 산화막(7)로 이루어져 있다.
먼저 반도체기판으로 이루어진 콜렉터 영역(1) 상에 베이스 형성창과 필드리미트링 형성창을 형성하고, 필드리미팅 형성창에 P-형의 불순물을 주입하고, 베이스 형성창에 P- 형의 불순물을 주입하여 필드리미팅 링(4)와 저농도 베이스 영역(2)을 형성한다. 그리고, 상기 저농도 베이스 영역(2) 상에 P+ 형의 불순물을 도포하여 고농도 베이스 영역(3)를 형성한다. 그런 후 통상의 사진식각 공정으로 에미터 형성창과 채널스토퍼 형성창을 개방한 후 N형불순물을 주입하여 N+ 에미터 영역(5) 및 채널 스토퍼(Channel Stopper)(6)를 형성하고, 이 들 위에 산화막(7)으로 된 절연막을 도포한다. 상기 산화막(7)은 제1 산화막(7a) 및 제2 산화막(7b)로 이루어져 있다.
이 후, 콘택홀을 형성하여 에미터 영역(5)에는 에미터 전극(8)을, 채널 스토퍼(6)에는 EQR 전극(9)을 각각 형성하고, 표면을 안정화시킬 수 있도록 보호막(10)을 도포한다. 여기서, 상기 보호막(10)은 EQR 전극(9)의 끝선에 맞추어 도포하게 된다.
만일, 보호막(10)을 채널 스토퍼(6) 위까지 연장하여 도포하게 되면, 나중에 칩과 칩을 분리하는 절단 공정을 수행할 때 보호막(10)에 미세한 크랙(Crack)이 생기고, 이 크랙이 심하게는 칩 중앙까지 타고 들어가는 경우까지 생겨 제품 신뢰성에 치명적인 결과를 낳게 된다.
그러나, 종래와 같이 보호막(10)을 EQR 전극(9) 끝선에 맞추게 되면, EQR 전극(9)의 측면이 도출되므로 칩 표면을 보호하는 역할은 어느 정도 할 수 있으나, 스파크가 발생하는 문제는 여전히 남게 된다.
즉, 칩 표면에 절연 내압을 크게하기 위하여 표면 쪽의 메탈 전극을 덮는 보호막(Passivation) 처리를 하게 되지만, 워낙 제품 자체의 고내압 특성으로 인하여 메탈 전극 외에 노출되는 채널 스토퍼(6)가 일종의 전극 역할(BJT에서는 콜렉터 역할)을 하게되어, 결국에는 스파크를 유발하게 된다.
따라서, 본 발명은 상술한 문제점을 해소하기 위하여 창작된 것으로서, 본 발명의 목적은 채널 스토퍼의 표면에 이와 반대되는 불순물 영역을 간단하게 형성시킴으로써 웨이퍼 상태의 특성 검사시 스파크의 발생을 방지시킬 수 있는 고내압 전력용 트랜지스터를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 고내압 전력용 트랜지스터는, 제 1 도전형의 콜렉터 영역 위에 저농도 및 고농도의 불순물로 이루어지도록 형성된 제 2 도전형의 베이스 영역 및 필드 리미팅 링과, 상기 콜렉터 영역의 가장자리에 형성된 제 1 도전형의 채널 스토퍼와, 상기 베이스 영역의 고, 저 농도 불순물 영역 내에 형성된 제 1 도전형의 에미터 영역과, 상기 에미터 영역 및 채널 스토퍼, 상기 고농도 불순물로 이루어진 베이스영역 위에 각각 형성된 에미터전극, EQR전극, 베이스전극과, 상기 전극 들 위에 도포된 보호막을 포함하는 고내압 전력용 트랜지스터에 있어서, 상기 채널 스토퍼의 외측면 가장 자리에는 저농도의 베이스 영역과 동시에 형성되고, 보호막 바깥으로 채널 스토퍼를 매설한 채 노출되는 제 2 도전형의 에지 불순물 영역을 더 구비하는 것을 특징으로 한다.
도 1 은 종래의 고내압 전력용 트랜지스터의 구성을 나타낸 단면도.
도 2 는 본 발명에 따른 고내압 전력용 트랜지스터의 구성을 나타낸 단면도.
도 3a 내지 도 3d 는 본 발명에 따른 고내압 전력용 트랜지스터의 제조 과정을 개략적으로 나타낸 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 콜렉터 영역, 20, 30 : 베이스 영역,
22 : 에지 불순물 영역, 40 : 필드 리미팅 링,
50 : 에미터 영역, 60 : 채널 스토퍼,
80 : 에미터 전극, 90 : EQR 전극,
100 : 보호막.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면에 의하여 더욱 상세히 설명한다.
도 2 는 본 발명에 따른 고내압 전력용 트랜지스터의 구성을 나타낸 단면도이고, 이는 NPN 바이폴라 트랜지스터를 예시한 것이다. 그리고, 도 3a 내지 도 3d 는 본 발명에 따른 고내압 전력용 트랜지스터의 제조 과정을 개략적으로 나타낸 공정도이다.
상기 도면에서, 본 발명은 종래와는 달리 칩 가장자리 쪽에서 보호막(100) 바깥으로 노출되는 부분까지 N+ 형의 채널 스토퍼(60)를 연장하지 않고, 이와 반대되는 P 형 불순물 영역(22)을 형성하여 스파크를 유발하는 전극 역할을 못하도록 하는 것이다.
구체적으로, 본 발명의 제조 공정을 도 3a 내지 도 3d 에서 살펴보기로 한다.
도 3a 와 같이, 먼저 반도체기판으로 이루어진 콜렉터 영역(10) 상에 산화막(24)을 형성하고 통상의 사진식각 공정으로 상기 산화막(24)를 선택적으로 제거하여 베이스 형성창과 필드리미트링 형성창 및 불순물 형성창을 형성하고, 필드리미팅 형성창과 베이스 형성창에 P-형의 불순물을 주입하여 필드리미팅 링(40)과 저농도 베이스 영역(20) 및 에지불순물 영역(22)을 형성한다. 상기 에지불순물 영역(22)는 칩 최외각 가장자리 쪽에 저농도 P형 불순물이 주입된다.
이후 도 3b와 같이 상기 저농도 베이스 영역(20) 상에 P+ 형의 불순물을 도포하여 고농도 베이스 영역(30)를 형성한다. 그런 후 상기 반도체 기판으로 이루어진 콜렉터 영역(10) 상의 전면에 제1산화막(70a)을 도포한다.
그리고 통상의 사진식각 공정으로 에미터 형성창과 채널스토퍼 형성창을 개방한 후 N+형 불순물을 주입하여 N+ 에미터 영역(50) 및 채널 스토퍼(Channel Stopper)(60)를 형성하고, 채널스토퍼(60)과 저농도 베이스 영역(30) 및 에지불순물 영역(22)을 제외한 영역에 제2산호막(70b)을 도포한다.
그런 후 도 3d와 같이 일반적인 반도체 제조 공정과 동일하게 콘택홀과 전극들을 형성하는 데, 에미터 영역(50)에는 에미터 전극(80)을, 채널 스토퍼(60)에는 EQR 전극(90)을 각 각 형성하고, 고농도 베이스 영역(30)에는 베이스 전극(110)을 형성하며, 그 결과물 위에 표면을 안정화시킬 수 있도록 보호막(100)을 도포한다.
결국, 상기 보호막(100)을 도포하여 칩 가장자리 표면에는 에지 불순물 영역(22) 만 노출되게 형성하여 최종 완성한다.
상술한 본 발명에 의하면, 보호막 바깥으로 채널 스토퍼를 노출되지 않고 이와 다른 형의 불순물을 칩 외각에 주입하여, 반도체 칩을 웨이퍼 상태로 특성 검사를 할 때 스파크를 발생시키지 않게 함으로써 제품의 수율 향상을 통해 원가 절감과 동시에 제품의 신뢰성을 높일수 있다.
Claims (1)
- 제 1 도전형의 콜렉터 영역 위에 저농도 및 고농도의 불순물로 이루어지도록 형성된 제 2 도전형의 베이스 영역 및 필드 리미팅 링과, 상기 콜렉터 영역의 가장 자리에 형성된 제 1 도전형의 채널 스토퍼와, 상기 베이스 영역의 고, 저 농도 불순물 영역 내에 형성된 제 1 도전형의 에미터 영역과, 상기 에미터 영역 및 채널 스토퍼, 상기 고농도 불순물로 이루어진 베이스영역 위에 각각 형성된 에미터전극, EQR전극, 베이스전극과, 상기 전극 들 위에 도포된 보호막을 포함하는 고내압 전력용 트랜지스터에 있어서,상기 채널 스토퍼의 외측면 가장 자리에는 저농도의 베이스 영역과 동시에 형성되고, 보호막 바깥으로 채널 스토퍼를 매설한 채 노출되는 제 2 도전형의 에지 불순물 영역을 더 구비하는 것을 특징으로 하는 고내압 전력용 트랜지스터
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (ko) | 1997-01-31 | 1997-01-31 | 고내압전력용트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (ko) | 1997-01-31 | 1997-01-31 | 고내압전력용트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980067238A KR19980067238A (ko) | 1998-10-15 |
| KR100439850B1 true KR100439850B1 (ko) | 2004-10-14 |
Family
ID=37357441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (ko) | 1997-01-31 | 1997-01-31 | 고내압전력용트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100439850B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934216B1 (ko) * | 2007-12-05 | 2009-12-29 | 한국전자통신연구원 | 단파장용 바이폴라 광트랜지스터 및 그 제조 방법 |
-
1997
- 1997-01-31 KR KR1019970003154A patent/KR100439850B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980067238A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| US20110198726A1 (en) | Semiconductor device and manufacturing method thereof | |
| US3999212A (en) | Field effect semiconductor device having a protective diode | |
| JPH0828426B2 (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| US4801995A (en) | Semiconductor device | |
| JP2005123593A (ja) | Ｌｄｍｏｓトランジスタ | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| KR100439850B1 (ko) | 고내압전력용트랜지스터 | |
| US11239314B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| US5861656A (en) | High voltage integrated circuit | |
| JP2000164665A (ja) | 半導体集積回路装置及びその製造方法 | |
| US3936862A (en) | MISFET and method of manufacture | |
| US8329548B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
| KR100490333B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JPH07249737A (ja) | プレーナ型半導体装置およびその製造方法 | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| KR19980020523A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| US20230034063A1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| JPH0710499Y2 (ja) | 可変容量ダイオ−ド装置 | |
| JPH08236770A (ja) | 電力用半導体素子 | |
| JPS62126663A (ja) | 入力保護回路 | |
| JP2730532B2 (ja) | 半導体装置 | |
| JPH04364079A (ja) | 半導体装置 | |
| KR19980020525A (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120629 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |