JP2005123593A - Ldmosトランジスタ - Google Patents
Ldmosトランジスタ Download PDFInfo
- Publication number
- JP2005123593A JP2005123593A JP2004264898A JP2004264898A JP2005123593A JP 2005123593 A JP2005123593 A JP 2005123593A JP 2004264898 A JP2004264898 A JP 2004264898A JP 2004264898 A JP2004264898 A JP 2004264898A JP 2005123593 A JP2005123593 A JP 2005123593A
- Authority
- JP
- Japan
- Prior art keywords
- region
- ring
- active region
- conductivity type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 本発明の半導体装置は、ドレイン領域9,ソース領域34,ゲート電極4のトランジスタ構造を含む、第1伝導型の活性領域1と、第1伝導型の環形領域20とを備え、上記環形領域が、上記活性領域の表面から活性領域内へ広がり、トランジスタ構造をほぼ取り囲んでいる。この構造により,ユニットセルの端部において空乏領域を終端し、空乏領域と欠陥中央部の接触を効果的に防止する。
【選択図】 図3
Description
半導体材料の範囲内に、第1伝導型の活性領域を形成する工程と、トランジスタ構造を形成する工程と、第1伝導型の環形領域を、上記活性領域の表面から活性領域内へ広がり、かつ、トランジスタ構造をほぼ取り囲むように形成する工程とを含むことを特徴としている。
Claims (42)
- トランジスタ構造を含む、第1伝導型の活性領域と、
第1伝導型の環形領域とを備え、
上記環形領域が、上記活性領域の表面から活性領域内へ広がり、トランジスタ構造をほぼ取り囲んでいる半導体装置。 - 上記トランジスタ構造が、ドレイン領域とソース領域とを備え、
上記ドレイン領域及び上記ソース領域が、チャネルを規定し、
上記チャネルの上には、ゲートが配置されており、
第1伝導型のシンカー構造が、ソース領域に隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記ソース領域に沿って配置されていることを特徴とする請求項1に記載の装置。 - 上記環が、シンカー構造よりも低くドープされている、請求項2に記載の装置。
- 上記ドレイン領域が、軽くドープされたドレイン領域を備えている、請求項2に記載の装置。
- さらに、上記半導体装置の背面に、金属層を備えた、請求項4に記載の装置。
- 上記トランジスタ構造は、共通ドレイン領域と、共通ドレイン領域の一方に配置された第1のソース領域と、共通ドレイン領域の第1のソース領域とは反対側に配置された第2のソース領域とを備えた二型トランジスタ構造であって、
上記第1及び第2のソース領域と、上記共通ドレイン領域とがそれぞれ、チャンネルを規定し、
上記チャンネルの上には、第1及び第2のゲートが配置されており、
第1伝導型において、第1及び第2のシンカー構造が、上記第1及び第2のソース領域それぞれに隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記第1及び第2のソース領域に沿って配置されていることを特徴とする請求項1に記載の装置。 - 上記ドレイン領域が、軽くドープされたドレイン領域を備えている、請求項6に記載の装置。
- さらに、上記半導体装置の背面には、金属層を備えた、請求項6に記載の装置。
- 上記環が、シンカー構造よりも低くドープされている、請求項6に記載の装置。
- 上記環が、1014〜1015/cm2の範囲内でドープされている、請求項1に記載の装置。
- 上記活性領域が、LOCOS工程によって形成され、封止されている、請求項1に記載の装置。
- 上記活性領域が、基板と、基板上にあるエピタキシャル層とを備えている、請求項11に記載の装置。
- 上記第1伝導型が、p型である、請求項1に記載の装置。
- 上記環が、マスクしたイオン埋込みによって形成されている、請求項1に記載の装置。
- 硼素が、ドーパントとして使用されている、請求項10に記載の装置。
- 上記環が、長方形、円形、楕円形または多角形の形状である、請求項1に記載の装置。
- 上記環が、その絶縁機能にほぼ影響しない少なくとも1つの裂け目を備えている、請求項1に記載の装置。
- トランジスタ構造を含む、第1伝導型の活性領域と、
第1伝導型の環形領域とを備え、
上記トランジスタ構造が、第2伝導型のドレイン領域と、チャネルと、上記チャネル上に配置されたゲートとを備え、
上記環形領域が、上記活性領域の表面から活性領域内へ広がり、トランジスタ構造を取り囲んでいる半導体装置。 - さらに、ドレイン領域の一方側に沿って配置されている第2伝導型のソース領域と、
第1伝導型のシンカー構造とを備え、
上記第1伝道型のシンカー構造が、第2伝導型のソース領域に隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記ソース領域に沿って配置されていることを特徴とする請求項18に記載の装置。 - さらに、上記ドレイン領域の反対側に配置された第2のソース領域と、
第1伝道型の第1及び第2のシンカー構造とを備え、
上記ドレイン領域及びソース領域それぞれが、チャネルを規定し、
上記チャネルの上には、第1及び第2のゲートが配置されており、
第1伝道型の第1及び第2のシンカー構造が、上記ソース領域に隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記ソース領域に沿って配置されていることを特徴とする請求項19に記載の装置。 - 上記ドレイン領域が、軽くドープされたドレイン領域を備えている、請求項18に記載の装置。
- さらに、上記半導体装置の背面に、金属層を備えた、請求項19に記載の装置。
- 上記環が、上記シンカー構造よりも低くドープされている、請求項19に記載の装置。
- 上記環が、1014〜1015/cm2の範囲内でドープされている、請求項18に記載の装置。
- 上記活性領域が、LOCOS工程によって形成され、封止されている、請求項18に記載の装置。
- 上記活性領域が、基板と、上記基板の上部にあるエピタキシャル層とを備えている、請求項25に記載の装置。
- 上記第1伝導型が、p型である、請求項18に記載の装置。
- 上記環が、マスクしたイオン埋込みによって形成されている、請求項18に記載の装置。
- 硼素が、ドーパントとして使用されている、請求項24に記載の装置。
- 上記環が、長方形、円形、楕円形、多角形、または一部が開いている形である、請求項18に記載の装置。
- 上記環が、その絶縁機能にほぼ影響しない少なくとも1つの裂け目を備えている、請求項18に記載の装置。
- 半導体装置の製造方法であって、
半導体材料の範囲内に、第1伝導型の活性領域を形成する工程と、
トランジスタ構造を形成する工程と、
第1伝導型の環形領域を、上記活性領域の表面から活性領域内へ広がり、かつ、トランジスタ構造をほぼ取り囲むように形成する工程とを含む方法。 - 上記トランジスタ構造を形成する工程が、
第2伝導型のドレイン領域を形成する工程と、
第2伝導型のソース領域を、ドレイン領域の一方側に沿って形成する工程と、
第1伝導型のシンカー構造を、ソース領域に隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記ソース領域に沿って形成する工程とを含む、請求項32に記載の方法。 - さらに、上記ドレイン領域の反対側に、第2ソース領域を形成する工程と、
各ソース領域に隣接する活性領域の表面から活性領域の底部に達するとともに、ほぼ上記ソース領域に沿って配置されるように、第1伝導型の第1及び第2のシンカー構造を形成する工程とを含む、請求項33に記載の方法。 - 上記ドレイン領域を、軽くドープされたドレイン領域を備えるように形成する、請求項32に記載の方法。
- さらに、上記半導体装置の背面に、金属層を配置する工程を含む、請求項33に記載の方法。
- 上記環を形成する工程が、環をシンカー構造よりも低くドープする工程を含んでいる、請求項32に記載の装置。
- 上記環を、1014〜1015/cm2の範囲内でドープする、請求項32に記載の方法。
- 上記活性領域を、LOCOS工程によって形成し、封止する、請求項32に記載の方法。
- 上記環が、マスクしたイオン埋込みによって形成されている、請求項32に記載の方法。
- 硼素を、ドーパントとして使用する、請求項32に記載の方法。
- 上記環が、長方形、円形、楕円形、多角形形状、または一部が開いている形状である、請求項32に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/663,051 US7049669B2 (en) | 2003-09-15 | 2003-09-15 | LDMOS transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123593A true JP2005123593A (ja) | 2005-05-12 |
Family
ID=34136819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264898A Pending JP2005123593A (ja) | 2003-09-15 | 2004-09-13 | Ldmosトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7049669B2 (ja) |
EP (1) | EP1515371B1 (ja) |
JP (1) | JP2005123593A (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060071304A1 (en) | 2004-09-29 | 2006-04-06 | International Business Machines Corporation | Structure and layout of a fet prime cell |
WO2006054148A1 (en) * | 2004-11-16 | 2006-05-26 | Acco | An integrated ultra-wideband (uwb) pulse generator |
US7518218B2 (en) * | 2005-03-03 | 2009-04-14 | Aeroflex Colorado Springs, Inc. | Total ionizing dose suppression transistor architecture |
EP1935026A1 (en) * | 2005-10-12 | 2008-06-25 | Acco | Insulated gate field-effet transistor having a dummy gate |
US7863645B2 (en) * | 2008-02-13 | 2011-01-04 | ACCO Semiconductor Inc. | High breakdown voltage double-gate semiconductor device |
US9240402B2 (en) | 2008-02-13 | 2016-01-19 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US8928410B2 (en) | 2008-02-13 | 2015-01-06 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US7969243B2 (en) * | 2009-04-22 | 2011-06-28 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
US7952431B2 (en) * | 2009-08-28 | 2011-05-31 | Acco Semiconductor, Inc. | Linearization circuits and methods for power amplification |
TWI497691B (zh) * | 2009-09-09 | 2015-08-21 | United Microelectronics Corp | 超高壓金氧半導體電晶體元件 |
US8115253B2 (en) * | 2009-09-10 | 2012-02-14 | United Microelectronics Corp. | Ultra high voltage MOS transistor device |
US8532584B2 (en) | 2010-04-30 | 2013-09-10 | Acco Semiconductor, Inc. | RF switches |
JP2011249728A (ja) * | 2010-05-31 | 2011-12-08 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
CN103091533B (zh) * | 2011-11-03 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 用ldmos器件实现的电流采样电路 |
US9559199B2 (en) | 2014-12-18 | 2017-01-31 | Silanna Asia Pte Ltd | LDMOS with adaptively biased gate-shield |
US11171215B2 (en) | 2014-12-18 | 2021-11-09 | Silanna Asia Pte Ltd | Threshold voltage adjustment using adaptively biased shield plate |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
US4013484A (en) * | 1976-02-25 | 1977-03-22 | Intel Corporation | High density CMOS process |
IT1210872B (it) * | 1982-04-08 | 1989-09-29 | Ates Componenti Elettron | Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate. |
US4811075A (en) * | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
US5026656A (en) * | 1988-02-01 | 1991-06-25 | Texas Instruments Incorporated | MOS transistor with improved radiation hardness |
US5192993A (en) * | 1988-09-27 | 1993-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having improved element isolation area |
US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
US5155563A (en) * | 1991-03-18 | 1992-10-13 | Motorola, Inc. | Semiconductor device having low source inductance |
US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5252848A (en) * | 1992-02-03 | 1993-10-12 | Motorola, Inc. | Low on resistance field effect transistor |
US5313082A (en) * | 1993-02-16 | 1994-05-17 | Power Integrations, Inc. | High voltage MOS transistor with a low on-resistance |
US5578860A (en) * | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
EP0762493A1 (en) * | 1995-08-03 | 1997-03-12 | Motorola, Inc. | Semiconductor device having field oxide regions and a field implant and method of manufacturing the same |
US5723985A (en) * | 1995-11-21 | 1998-03-03 | Information Storage Devices, Inc. | Clocked high voltage switch |
US5801418A (en) * | 1996-02-12 | 1998-09-01 | International Rectifier Corporation | High voltage power integrated circuit with level shift operation and without metal crossover |
US5747853A (en) * | 1996-08-07 | 1998-05-05 | Megamos Corporation | Semiconductor structure with controlled breakdown protection |
US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
US5844276A (en) * | 1996-12-06 | 1998-12-01 | Advanced Micro Devices, Inc. | CMOS integrated circuit and method for implanting NMOS transistor areas prior to implanting PMOS transistor areas to optimize the thermal diffusivity thereof |
US6297533B1 (en) * | 1997-12-04 | 2001-10-02 | The Whitaker Corporation | LDMOS structure with via grounded source |
US5900663A (en) * | 1998-02-07 | 1999-05-04 | Xemod, Inc. | Quasi-mesh gate structure for lateral RF MOS devices |
US5949104A (en) * | 1998-02-07 | 1999-09-07 | Xemod, Inc. | Source connection structure for lateral RF MOS devices |
US6001710A (en) * | 1998-03-30 | 1999-12-14 | Spectrian, Inc. | MOSFET device having recessed gate-drain shield and method |
JP2000031265A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体装置の製造方法 |
US6215152B1 (en) * | 1998-08-05 | 2001-04-10 | Cree, Inc. | MOSFET having self-aligned gate and buried shield and method of making same |
US6448160B1 (en) * | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
US6624030B2 (en) * | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
JP2001094094A (ja) | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3942324B2 (ja) * | 1999-09-29 | 2007-07-11 | Necエレクトロニクス株式会社 | 入力保護回路 |
US6222233B1 (en) * | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
US6372557B1 (en) * | 2000-04-19 | 2002-04-16 | Polyfet Rf Devices, Inc. | Method of manufacturing a lateral fet having source contact to substrate with low resistance |
JP2001339047A (ja) * | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US6355960B1 (en) * | 2000-09-18 | 2002-03-12 | Vanguard International Semiconductor Corporation | ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices |
US6825543B2 (en) * | 2000-12-28 | 2004-11-30 | Canon Kabushiki Kaisha | Semiconductor device, method for manufacturing the same, and liquid jet apparatus |
US6424007B1 (en) * | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
JP2002343894A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4216189B2 (ja) * | 2001-09-04 | 2009-01-28 | エヌエックスピー ビー ヴィ | エッジ構造を備えた半導体装置の製造方法 |
KR100431066B1 (ko) * | 2001-09-27 | 2004-05-12 | 삼성전자주식회사 | 정전 방전 보호 기능을 가진 반도체 장치 |
US6710416B1 (en) * | 2003-05-16 | 2004-03-23 | Agere Systems Inc. | Split-gate metal-oxide-semiconductor device |
-
2003
- 2003-09-15 US US10/663,051 patent/US7049669B2/en not_active Expired - Lifetime
-
2004
- 2004-09-09 EP EP20040021508 patent/EP1515371B1/en not_active Expired - Fee Related
- 2004-09-13 JP JP2004264898A patent/JP2005123593A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20050056889A1 (en) | 2005-03-17 |
EP1515371A3 (en) | 2008-03-26 |
EP1515371A2 (en) | 2005-03-16 |
EP1515371B1 (en) | 2015-04-29 |
US7049669B2 (en) | 2006-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI503952B (zh) | 用於高壓場平衡金屬氧化物場效應電晶體的端接結構及其製備方法 | |
JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
US7282386B2 (en) | Schottky device and method of forming | |
TWI538209B (zh) | 半導體功率元件及其製備方法 | |
JP6416142B2 (ja) | 半導体装置 | |
JP2005123593A (ja) | Ldmosトランジスタ | |
JP3979258B2 (ja) | Mis半導体装置およびその製造方法 | |
US7919374B2 (en) | Method for manufacturing a semiconductor device | |
JP2001339063A (ja) | 半導体装置およびその製造方法 | |
KR20170026109A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2011124464A (ja) | 半導体装置及びその製造方法 | |
EP2338177A1 (en) | Semiconductor device and method of manufacturing such a device | |
US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
KR100555280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2010192693A (ja) | 半導体装置及びその製造方法 | |
US20100224909A1 (en) | Semiconductor device and method for fabricating the same | |
JP2002026314A (ja) | 半導体装置 | |
TW201724458A (zh) | 場效電晶體及半導體裝置 | |
KR102030463B1 (ko) | 레터럴 타입의 전력 반도체 소자 | |
JP2009043795A (ja) | 半導体装置 | |
JP2007294556A (ja) | 半導体装置 | |
CN105702722A (zh) | 低导通电阻功率半导体组件 | |
US9070763B1 (en) | Semiconductor device layout structure | |
JP2000260981A (ja) | 電界効果トランジスタを含む半導体装置 | |
CN116646398A (zh) | 一种沟槽型碳化硅功率mosfet器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |