JPS63141301A - 厚膜回路製造方法 - Google Patents
厚膜回路製造方法Info
- Publication number
- JPS63141301A JPS63141301A JP61286837A JP28683786A JPS63141301A JP S63141301 A JPS63141301 A JP S63141301A JP 61286837 A JP61286837 A JP 61286837A JP 28683786 A JP28683786 A JP 28683786A JP S63141301 A JPS63141301 A JP S63141301A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thick film
- conductor
- film circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 6
- 238000009966 trimming Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- -1 steatite Chemical compound 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に形成される導体及び抵抗体がループ
を構成する厚膜回路を製造する方法に関する。
を構成する厚膜回路を製造する方法に関する。
従来、抵抗ループを構成する、例えば第１２図に示す回
路を基板上に厚膜で形成する場合、第１３図及び第１４
図に示すように、基板１１上に、まず導体１２を印刷・
焼成し、次いで抵抗体１４を印刷・焼成して抵抗ループ
のパターンを形成し、そして保護ガラス１５をコートし
、その後、形成された抵抗体をトリミングしてその抵抗
値を目標値に修正し、厚膜回路が完成する。
路を基板上に厚膜で形成する場合、第１３図及び第１４
図に示すように、基板１１上に、まず導体１２を印刷・
焼成し、次いで抵抗体１４を印刷・焼成して抵抗ループ
のパターンを形成し、そして保護ガラス１５をコートし
、その後、形成された抵抗体をトリミングしてその抵抗
値を目標値に修正し、厚膜回路が完成する。
ところで、抵抗体の抵抗値を目標値に修正する場合、抵
抗計を用い、抵抗体の抵抗値を測りながら抵抗体をトリ
ミングする。このとき、従来の厚膜回路の製造方法では
、上述のように、トリミング時点において抵抗ループが
既に形成されている。
抗計を用い、抵抗体の抵抗値を測りながら抵抗体をトリ
ミングする。このとき、従来の厚膜回路の製造方法では
、上述のように、トリミング時点において抵抗ループが
既に形成されている。
このため、第１５図に示すように、抵抗計２０をａ点及
びｂ点間に接続して抵抗（体）Ｒ１の抵抗値を測定しよ
うとした場合、その測定値は、抵抗Ｒ１に並列に接続さ
れている抵抗Ｒ２、Ｒ３。
びｂ点間に接続して抵抗（体）Ｒ１の抵抗値を測定しよ
うとした場合、その測定値は、抵抗Ｒ１に並列に接続さ
れている抵抗Ｒ２、Ｒ３。
Ｒ４及びＲ５からなる回路の抵抗値と抵抗Ｒ１の抵抗値
との合成抵抗値であるため、抵抗Ｒ１の真の抵抗値を測
定することはできない。
との合成抵抗値であるため、抵抗Ｒ１の真の抵抗値を測
定することはできない。
そこで、従来は、第１６図に示すように、ａ点及びｂ点
間に第１の電源Ｂｌを、そしてｂ点及びＣ点間に第２の
電源Ｂ２を接続し、見掛は上、抵抗Ｒ２，Ｒ３，Ｒ４及
びＲ５の存在を消去する方決が採用されている。すなわ
ち、電源Ｂ１により抵抗Ｒ２を流れる電流と電源Ｂ２に
より抵抗Ｒ２を流れる電流とが相殺するようにして抵抗
Ｒ２を流れるループ電流を零にし、この状態で抵抗Ｒ１
のトリミングを行っている。
間に第１の電源Ｂｌを、そしてｂ点及びＣ点間に第２の
電源Ｂ２を接続し、見掛は上、抵抗Ｒ２，Ｒ３，Ｒ４及
びＲ５の存在を消去する方決が採用されている。すなわ
ち、電源Ｂ１により抵抗Ｒ２を流れる電流と電源Ｂ２に
より抵抗Ｒ２を流れる電流とが相殺するようにして抵抗
Ｒ２を流れるループ電流を零にし、この状態で抵抗Ｒ１
のトリミングを行っている。
しかしながら、かかるトリミング方法は、トリミングの
プログラムが複雑であり、しかも、各抵抗の抵抗値の比
が１／１００位になるとループ電流の打ち消しがうまく
できず、このためトリミングによる各抵抗値の精度は±
２％程度しか得られず、更に、抵抗値の比が１ ／３０
０以下になるとトリミングができなくなる。
プログラムが複雑であり、しかも、各抵抗の抵抗値の比
が１／１００位になるとループ電流の打ち消しがうまく
できず、このためトリミングによる各抵抗値の精度は±
２％程度しか得られず、更に、抵抗値の比が１ ／３０
０以下になるとトリミングができなくなる。
本発明は上記問題点に鑑みてなされたもので、基板上に
形成された厚膜の抵抗ループ回路を構成する抵抗体の抵
抗値を目標値に修正するためのトリミングを容易にし、
しかもそのトリミング精度を向上させることが可能な厚
膜回路の製造方法を提供することを目的とする。
形成された厚膜の抵抗ループ回路を構成する抵抗体の抵
抗値を目標値に修正するためのトリミングを容易にし、
しかもそのトリミング精度を向上させることが可能な厚
膜回路の製造方法を提供することを目的とする。
上記目的を達成するため、本発明によれば、第１図に示
すように、基板上に形成される導体及び抵抗体がループ
を構成する厚膜回路を製造する方法であって、該基板上
に、該ループを切断する欠切部が設けられている所定の
導体パターンを有する導体を印刷・焼成する工程Ａと、
該基板上に、所定の抵抗パターンを有する抵抗体を印刷
・焼成する工程Ｂと、焼成された該抵抗体の抵抗値を修
正する工程Ｃと、焼成された該温体の該欠切部を導電部
材で短絡する工程りとを具備する；〃膜回路製造方法が
提供される。
すように、基板上に形成される導体及び抵抗体がループ
を構成する厚膜回路を製造する方法であって、該基板上
に、該ループを切断する欠切部が設けられている所定の
導体パターンを有する導体を印刷・焼成する工程Ａと、
該基板上に、所定の抵抗パターンを有する抵抗体を印刷
・焼成する工程Ｂと、焼成された該抵抗体の抵抗値を修
正する工程Ｃと、焼成された該温体の該欠切部を導電部
材で短絡する工程りとを具備する；〃膜回路製造方法が
提供される。
以下、図面を参照して本発明の一実施例を説明する。な
お、本実施例においては、第１２図に示す回路を例にと
り、その回路に対応する厚膜回路を製造するものとする
。
お、本実施例においては、第１２図に示す回路を例にと
り、その回路に対応する厚膜回路を製造するものとする
。
まず、第２図及び第３図に示すように、基板１上に、導
体ペーストが印刷・焼成され、所定の導体パターンを有
する導体２を形成する。このとき、導体パターンには、
欠切部としてのギャップ３が設けられており、そのギヤ
ツブ３の間隙はＱ、 ２＊＊程度が好適である。なお、
基板１としては、例えば、アルミナ、ベリリア、フォル
ステライト、ステアタイト、コージライト、ジルコン等
のセラミックからなるセラミック基板が好適である。ま
た、上記導体ペーストとしては、例えば、Ａｕ、ＰＬ−
Ａｕ 、Ｐｄ−Ａｕ Ｊ Ａｇ 、Ｐｄ−Ａｇ等のペー
ストが好適に使用される。
体ペーストが印刷・焼成され、所定の導体パターンを有
する導体２を形成する。このとき、導体パターンには、
欠切部としてのギャップ３が設けられており、そのギヤ
ツブ３の間隙はＱ、 ２＊＊程度が好適である。なお、
基板１としては、例えば、アルミナ、ベリリア、フォル
ステライト、ステアタイト、コージライト、ジルコン等
のセラミックからなるセラミック基板が好適である。ま
た、上記導体ペーストとしては、例えば、Ａｕ、ＰＬ−
Ａｕ 、Ｐｄ−Ａｕ Ｊ Ａｇ 、Ｐｄ−Ａｇ等のペー
ストが好適に使用される。
次に、第４図及び第５図に示すように、基板１上に形成
された還体２の端部と接触するようにして、抵抗ペース
トが基板１上に印刷・焼成され、所定の抵抗パターンを
有する抵抗体４を形成する。
された還体２の端部と接触するようにして、抵抗ペース
トが基板１上に印刷・焼成され、所定の抵抗パターンを
有する抵抗体４を形成する。
なお、上記抵抗ペーストとしては、例えは、Ａ、 ｇ−
Ｐｄを主体とするザーメソト系のペーストが好適である
。
Ｐｄを主体とするザーメソト系のペーストが好適である
。
次に、第６図及び第７図に示すように、ギャップ３の周
囲、及び例えば能動素子としてのトランジスタが搭載さ
れる図示しないランド等を除いて保護ガラス５を印刷・
焼成する。なお、この保護ガラスとしては、ガラスフリ
フトが好適である。
囲、及び例えば能動素子としてのトランジスタが搭載さ
れる図示しないランド等を除いて保護ガラス５を印刷・
焼成する。なお、この保護ガラスとしては、ガラスフリ
フトが好適である。
次に、基板１上に形成された）氏抗体４の抵抗値を目標
値に修正するためのトリミングを行う。このとき、抵抗
体４の各々の抵抗値を、第４図から理解されるように、
互いに独立した状態で測定することができる。従って、
各抵抗体の抵抗値の測定が容易であり、しかも高積度に
測定できる。この結果、トリミングが容易になり、トリ
ミング精度も高くなる。なお、トリミング方法としては
、サンドブラスト法あるい：まレー→ドービーＪ、を用
いるレーザービームトリミング法が好適である。
値に修正するためのトリミングを行う。このとき、抵抗
体４の各々の抵抗値を、第４図から理解されるように、
互いに独立した状態で測定することができる。従って、
各抵抗体の抵抗値の測定が容易であり、しかも高積度に
測定できる。この結果、トリミングが容易になり、トリ
ミング精度も高くなる。なお、トリミング方法としては
、サンドブラスト法あるい：まレー→ドービーＪ、を用
いるレーザービームトリミング法が好適である。
次に、第８図及び７−Ｐ、９図に示すように、４！ヤ。
ブ３ （第６図参照）に半田ペーストを塗布し、リフロ
ーして、ギャップ３を導電部材としての半田６でショー
トする。これにより、第１２図に示す抵抗ループ回路に
対応する厚膜回路が完成する。
ーして、ギャップ３を導電部材としての半田６でショー
トする。これにより、第１２図に示す抵抗ループ回路に
対応する厚膜回路が完成する。
なお、実際には、厚膜回路にはトランジスタ等の部品が
半田接合方法によって搭載される。このため、図示しな
い厚膜回路のランドには、印刷により半田ペーストが塗
布され、それがリフローされる。従って、ランドへの半
田ペーストの塗布と同時にギヤツブにもそれを塗布し、
そして、それらを同時にリフローすることにより、ｍ体
パターンにギャップを設けたとしても、組立における工
程・工数の増加を防止できる。
半田接合方法によって搭載される。このため、図示しな
い厚膜回路のランドには、印刷により半田ペーストが塗
布され、それがリフローされる。従って、ランドへの半
田ペーストの塗布と同時にギヤツブにもそれを塗布し、
そして、それらを同時にリフローすることにより、ｍ体
パターンにギャップを設けたとしても、組立における工
程・工数の増加を防止できる。
上述した本実施例における製造工程を示すブロック図を
第１０図に示す。
第１０図に示す。
なお、ギャップ３の形状は第２図に示したものに限らず
、例えば第１１図（ａ）、（ｂ）に示すような形状であ
ってもよい。これらの形状の場合、ギャップの対向面積
が増加するので、半田によるショートがより確実になる
。
、例えば第１１図（ａ）、（ｂ）に示すような形状であ
ってもよい。これらの形状の場合、ギャップの対向面積
が増加するので、半田によるショートがより確実になる
。
以上説明したように、本発明によれば、抵抗ループを切
断した状態で抵抗体のトリミングを行うようにしたので
、トリミングが容易になり、且つトリミング精度の向上
が図れる。
断した状態で抵抗体のトリミングを行うようにしたので
、トリミングが容易になり、且つトリミング精度の向上
が図れる。
第１図は本発明の原理ブロック図、
第２図は、本発明に基づき、基板に導体を形成した状態
を示す図、 第３図は第２図のｍ−ｍ線に沿う断面図、第４図は第２
図に示す状態に更に抵抗体を形成した状態を示す図、 第５図は第４図のＶ−Ｖ線に沿う断面図、第６図は第４
図に示す状態に更に保護ガラスを形成した状態を示す図
、 第７図は第６図の■−■線に沿う断面図、第８図は第６
図に示す状態に更に半田を形成した状態を示す、 第９図は第８図のＩＸ−ＩＸ線に沿う断面図、第１０図
は実施例における厚膜回路製造工程を示すブロック図、 第１１図はギャップの他の形状を示す図、第１２図は抵
抗ループ回路の一例を示す図、第１３図は従来方法に基
づいて製造された厚膜回路を示す図、 第１４図は第１３図のＸＩＶ −ＸＩＶ線に沿う断面図
、 第１５図は第１２図に示す回路に抵抗計を接続した状態
を示す図、及び 第１６図は抵抗値の測定原理を説明する図である。 １・・・基板、 ２・・・導体、３・・・ギャ
ップ、 ４・・・抵抗体、５・・・保護ガラス、
６・・・半田。 ２ 導体 ３・ ギャップ ■ ■ 第４図 第５図 ４・抵抗体 ５・・保護ガラス ６・半田 第１０図 第１１図 第゛２図 ２ 導体 ３ ギャップ Ｘ［ＳＺ １１ 基板 １２ 導体 １５ 保護ガラス 第１５図 第１６図
を示す図、 第３図は第２図のｍ−ｍ線に沿う断面図、第４図は第２
図に示す状態に更に抵抗体を形成した状態を示す図、 第５図は第４図のＶ−Ｖ線に沿う断面図、第６図は第４
図に示す状態に更に保護ガラスを形成した状態を示す図
、 第７図は第６図の■−■線に沿う断面図、第８図は第６
図に示す状態に更に半田を形成した状態を示す、 第９図は第８図のＩＸ−ＩＸ線に沿う断面図、第１０図
は実施例における厚膜回路製造工程を示すブロック図、 第１１図はギャップの他の形状を示す図、第１２図は抵
抗ループ回路の一例を示す図、第１３図は従来方法に基
づいて製造された厚膜回路を示す図、 第１４図は第１３図のＸＩＶ −ＸＩＶ線に沿う断面図
、 第１５図は第１２図に示す回路に抵抗計を接続した状態
を示す図、及び 第１６図は抵抗値の測定原理を説明する図である。 １・・・基板、 ２・・・導体、３・・・ギャ
ップ、 ４・・・抵抗体、５・・・保護ガラス、
６・・・半田。 ２ 導体 ３・ ギャップ ■ ■ 第４図 第５図 ４・抵抗体 ５・・保護ガラス ６・半田 第１０図 第１１図 第゛２図 ２ 導体 ３ ギャップ Ｘ［ＳＺ １１ 基板 １２ 導体 １５ 保護ガラス 第１５図 第１６図
Claims (1)
- 【特許請求の範囲】 １、基板上に形成される導体及び抵抗体がループを構成
する厚膜回路を製造する方法であって、該基板上に、該
ループを切断する欠切部が設けられている所定の導体パ
ターンを有する導体を印刷・焼成する工程と、 該基板上に、所定の抵抗パターンを有する抵抗体を印刷
・焼成する工程と、 焼成された該抵抗体の抵抗値を修正する工程と、焼成さ
れた該導体の該欠切部を導電部材で短絡する工程と、 を具備する厚膜回路製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61286837A JPS63141301A (ja) | 1986-12-03 | 1986-12-03 | 厚膜回路製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61286837A JPS63141301A (ja) | 1986-12-03 | 1986-12-03 | 厚膜回路製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63141301A true JPS63141301A (ja) | 1988-06-13 |
Family
ID=17709674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61286837A Pending JPS63141301A (ja) | 1986-12-03 | 1986-12-03 | 厚膜回路製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63141301A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235791A (ja) * | 1988-07-25 | 1990-02-06 | Taiyo Yuden Co Ltd | 厚膜抵抗体を含む回路装置 |
| JPH0246301A (ja) * | 1988-08-04 | 1990-02-15 | Eagle Ind Co Ltd | アキュムレータ |
| JP5397539B2 (ja) * | 2010-03-31 | 2014-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
-
1986
- 1986-12-03 JP JP61286837A patent/JPS63141301A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235791A (ja) * | 1988-07-25 | 1990-02-06 | Taiyo Yuden Co Ltd | 厚膜抵抗体を含む回路装置 |
| JPH0246301A (ja) * | 1988-08-04 | 1990-02-15 | Eagle Ind Co Ltd | アキュムレータ |
| JP5397539B2 (ja) * | 2010-03-31 | 2014-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| US8754742B2 (en) | 2010-03-31 | 2014-06-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (ja) | チップ抵抗器 | |
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| GB2206741A (en) | Electrical resistors of laminar form and methods of making them | |
| JPS63141301A (ja) | 厚膜回路製造方法 | |
| JPS63140558A (ja) | 厚膜回路基板 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPS5826196B2 (ja) | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2002374059A (ja) | 耐鉛フリーはんだ配線板 | |
| JPH10223403A (ja) | チップ部品 | |
| JPS6339928Y2 (ja) | ||
| JPH0346961B2 (ja) | ||
| JPH01289201A (ja) | チップ抵抗器とその製造方法 | |
| JPH0445263Y2 (ja) | ||
| JP4795568B2 (ja) | チップ形抵抗ネットワークの製造方法 | |
| JPH03250701A (ja) | チップ抵抗体の製造方法 | |
| JPS63124507A (ja) | チツプ型電子部品 | |
| JPH04223301A (ja) | 角形チップ抵抗器 | |
| JPH0277101A (ja) | 混成集積回路用厚膜チップ抵抗及びその製造方法 | |
| JPH05275823A (ja) | 混成集積回路装置の製造方法 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 |