JPH05275823A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPH05275823A JPH05275823A JP4096000A JP9600092A JPH05275823A JP H05275823 A JPH05275823 A JP H05275823A JP 4096000 A JP4096000 A JP 4096000A JP 9600092 A JP9600092 A JP 9600092A JP H05275823 A JPH05275823 A JP H05275823A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- circuit board
- hole
- resistor
- insulating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【目 的】 回路基板上のスルーホールを介して並列接
続される抵抗体の個々の抵抗値を測定しながらトリミン
グが可能である。 【構 成】 第１工程において、絶縁性回路基板に貫通
孔が穿設される。第２工程において、前記絶縁性回路基
板の上下両面に配線パターンおよびランド電極が形成さ
れる。第３工程において、前記絶縁性回路基板に穿設さ
れた貫通孔の周辺に形成されたランド電極間に抵抗体が
形成される。第４工程において、前記抵抗体の検査用電
極および回路部品用ランド電極を除く絶縁性回路基板の
表面をオーバーコートガラスが被覆される。第５工程に
おいて、前記抵抗体の抵抗値を測定しながらその値が調
整される。第６工程において、前記貫通孔内に導体を形
成し、絶縁性回路基板の上下のランド電極が電気的に接
続される。
続される抵抗体の個々の抵抗値を測定しながらトリミン
グが可能である。 【構 成】 第１工程において、絶縁性回路基板に貫通
孔が穿設される。第２工程において、前記絶縁性回路基
板の上下両面に配線パターンおよびランド電極が形成さ
れる。第３工程において、前記絶縁性回路基板に穿設さ
れた貫通孔の周辺に形成されたランド電極間に抵抗体が
形成される。第４工程において、前記抵抗体の検査用電
極および回路部品用ランド電極を除く絶縁性回路基板の
表面をオーバーコートガラスが被覆される。第５工程に
おいて、前記抵抗体の抵抗値を測定しながらその値が調
整される。第６工程において、前記貫通孔内に導体を形
成し、絶縁性回路基板の上下のランド電極が電気的に接
続される。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性回路基板上に印
刷抵抗体が形成されている混成集積回路装置の製造方法
に関するものである。特に、本発明は、パワー混成集積
回路装置のように、抵抗体等に大きい電流が流れる場合
に好適である。
刷抵抗体が形成されている混成集積回路装置の製造方法
に関するものである。特に、本発明は、パワー混成集積
回路装置のように、抵抗体等に大きい電流が流れる場合
に好適である。
【０００２】
【従来の技術】図７は従来の混成集積回路装置における
抵抗体を形成する方法を説明するための概略図である。
図８は図７における抵抗体の等価回路を示す図である。
図７を参照しつつ従来例における混成集積回路装置の製
造方法を説明する。図７において、たとえばセラミック
等の絶縁性回路基板１１には、貫通孔が穿設される。そ
して、当該絶縁性回路基板１１には、その両面に図示さ
れていない配線パターン、当該配線パターンに接続され
た回路部品と外部接続端子用ランド電極、および貫通孔
の内周面に形成された導電膜とその近傍の上下両面とを
接続するスルーホールランド電極１３、１３′とが、た
とえばスクリーン印刷法等で形成される。
抵抗体を形成する方法を説明するための概略図である。
図８は図７における抵抗体の等価回路を示す図である。
図７を参照しつつ従来例における混成集積回路装置の製
造方法を説明する。図７において、たとえばセラミック
等の絶縁性回路基板１１には、貫通孔が穿設される。そ
して、当該絶縁性回路基板１１には、その両面に図示さ
れていない配線パターン、当該配線パターンに接続され
た回路部品と外部接続端子用ランド電極、および貫通孔
の内周面に形成された導電膜とその近傍の上下両面とを
接続するスルーホールランド電極１３、１３′とが、た
とえばスクリーン印刷法等で形成される。
【０００３】その後、抵抗体ペーストは、たとえば前記
ランド電極１３、１３′間に印刷される。そして、ラン
ド電極１３、１３′間に形成された抵抗体ペーストは、
所定の温度によって焼成されて、抵抗体１４、１４′と
なる。さらに、図示されていない外部接続端子を接続す
るランド電極等、および回路部品を搭載するランド電極
を除く絶縁性回路基板１１の全面には、耐湿性を保持す
るためのオーバーコートガラス１５、１５′が被覆され
る。このような状態において、前記抵抗体１４、１４′
の抵抗値は、必ずしも設計通りのものになっていない。
そこで、抵抗体１４、１４′は、オーバーコートガラス
１５、１５′の上から、レーザートリミングによって溝
１６および１６′が形成され、その値を設計通りにする
ように調整される。たとえば、スルーホールランド電極
１３および１３′の一部には、抵抗体１４、１４′の抵
抗を測定するために、オーバーコートガラス１５、１
５′が施されていない。したがって、抵抗体１４、１
４′の抵抗値をトリミングする際に、図示されていない
検査用プローブは、ランド電極１３、１３′の上記部分
に当接される。そして、抵抗体１４、１４′は、その抵
抗値を測定しながら、レーザー光線を照射することによ
って、前記溝１６、１６′の深さを変えて、抵抗値が調
整される。そして、上記レーザー光線は、抵抗体１４、
１４′の抵抗値が設計値に達した時に停止される。
ランド電極１３、１３′間に印刷される。そして、ラン
ド電極１３、１３′間に形成された抵抗体ペーストは、
所定の温度によって焼成されて、抵抗体１４、１４′と
なる。さらに、図示されていない外部接続端子を接続す
るランド電極等、および回路部品を搭載するランド電極
を除く絶縁性回路基板１１の全面には、耐湿性を保持す
るためのオーバーコートガラス１５、１５′が被覆され
る。このような状態において、前記抵抗体１４、１４′
の抵抗値は、必ずしも設計通りのものになっていない。
そこで、抵抗体１４、１４′は、オーバーコートガラス
１５、１５′の上から、レーザートリミングによって溝
１６および１６′が形成され、その値を設計通りにする
ように調整される。たとえば、スルーホールランド電極
１３および１３′の一部には、抵抗体１４、１４′の抵
抗を測定するために、オーバーコートガラス１５、１
５′が施されていない。したがって、抵抗体１４、１
４′の抵抗値をトリミングする際に、図示されていない
検査用プローブは、ランド電極１３、１３′の上記部分
に当接される。そして、抵抗体１４、１４′は、その抵
抗値を測定しながら、レーザー光線を照射することによ
って、前記溝１６、１６′の深さを変えて、抵抗値が調
整される。そして、上記レーザー光線は、抵抗体１４、
１４′の抵抗値が設計値に達した時に停止される。
【０００４】さらに、上記のようにして作られた絶縁性
回路基板１１の図示されていないランド電極上には、上
記抵抗体１４、１４′ような厚膜抵抗体以外の表面実装
用の回路部品および外部接続端子が搭載される。回路部
品等が搭載された後の絶縁性回路基板１１上には、必要
により外装塗装が施されて混成集積回路装置となる。
回路基板１１の図示されていないランド電極上には、上
記抵抗体１４、１４′ような厚膜抵抗体以外の表面実装
用の回路部品および外部接続端子が搭載される。回路部
品等が搭載された後の絶縁性回路基板１１上には、必要
により外装塗装が施されて混成集積回路装置となる。
【０００５】上記混成集積回路装置は、小型化のため、
あるいは電源用として大電流を流すため、図７に示すよ
うに、絶縁性回路基板１１の両面に抵抗体１４、１４′
が形成される。そして、抵抗体１４、１４′は、絶縁性
回路基板１１のスルーホール１２を介して電気的に接続
され、図８に示す等価回路のような並列接続となる。
あるいは電源用として大電流を流すため、図７に示すよ
うに、絶縁性回路基板１１の両面に抵抗体１４、１４′
が形成される。そして、抵抗体１４、１４′は、絶縁性
回路基板１１のスルーホール１２を介して電気的に接続
され、図８に示す等価回路のような並列接続となる。
【０００６】
【発明が解決しようとする課題】図７に示すように、絶
縁性回路基板１１の上下両面に形成された抵抗体１４、
１４′は、スルーホール１２を介して、並列接続されて
いるため、スルーホールランド電極１３および１３′に
当接された検査用プローブによって測定される抵抗値
は、両者の合成抵抗値を測定していることになる。しか
し、電源用に使用される混成集積回路装置は、抵抗体１
４、１４′の合成された抵抗値が同じでも、各抵抗体の
抵抗値が相違すると、この部分に流れる電流も相違し、
信頼性あるいは寿命に問題を有する。このような場合に
は、各抵抗体を独立に測定し、その抵抗値が同じになる
ように調整することが望ましい。
縁性回路基板１１の上下両面に形成された抵抗体１４、
１４′は、スルーホール１２を介して、並列接続されて
いるため、スルーホールランド電極１３および１３′に
当接された検査用プローブによって測定される抵抗値
は、両者の合成抵抗値を測定していることになる。しか
し、電源用に使用される混成集積回路装置は、抵抗体１
４、１４′の合成された抵抗値が同じでも、各抵抗体の
抵抗値が相違すると、この部分に流れる電流も相違し、
信頼性あるいは寿命に問題を有する。このような場合に
は、各抵抗体を独立に測定し、その抵抗値が同じになる
ように調整することが望ましい。
【０００７】上記のように、スルーホールによって並列
に接続されている抵抗体、あるいは他の配線パターンと
抵抗体を介してループ接続されている抵抗体の合成され
た抵抗値は、測定できる。しかし、並列に接続されてい
る個々の抵抗体の抵抗値、あるいは他の配線パターンと
抵抗体を介してループ接続されている個々の抵抗体の抵
抗値は、測定できない。本発明は、以上のような課題を
解決するためのもので、絶縁性回路基板上に抵抗体が並
列に接続されていても、個々の抵抗体の抵抗値を測定し
ながらトリミングが可能な混成集積回路装置の製造方法
を提供することを目的とする。
に接続されている抵抗体、あるいは他の配線パターンと
抵抗体を介してループ接続されている抵抗体の合成され
た抵抗値は、測定できる。しかし、並列に接続されてい
る個々の抵抗体の抵抗値、あるいは他の配線パターンと
抵抗体を介してループ接続されている個々の抵抗体の抵
抗値は、測定できない。本発明は、以上のような課題を
解決するためのもので、絶縁性回路基板上に抵抗体が並
列に接続されていても、個々の抵抗体の抵抗値を測定し
ながらトリミングが可能な混成集積回路装置の製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明における混成集積回路装置の製造方法は、絶
縁性回路基板（図１ないし図６の１）に貫通孔（図１な
いし図５の２）を穿設する第１工程と、前記絶縁性回路
基板（１）の上下両面に配線パターンおよびランド電極
（図２ないし図６の３1 、３2 、３3 、３4 ）を形成す
る第２工程と、前記絶縁性回路基板（１）に穿設された
異なる貫通孔（２）の周辺に形成されたランド電極（３
1 、３2 、３3 、３4 ）間に抵抗体（図３ないし図６の
４、４′）を形成する第３工程と、前記抵抗体（４、
４′）の検査用電極および回路部品用ランド電極
（３1 、３2 、３3 、３4 ）を除く絶縁性回路基板
（１）の表面をオーバーコートガラス（図４ないし図６
の５）によって被覆する第４工程と、前記抵抗体（４、
４′）の抵抗値を測定しながらその値を調整する第５工
程と、前記貫通孔（２）内に導体を形成し、絶縁性回路
基板（１）の上下のランド電極（３1 と３2 、３3 と３
4 ）を電気的に接続する第６工程とから構成される。
に、本発明における混成集積回路装置の製造方法は、絶
縁性回路基板（図１ないし図６の１）に貫通孔（図１な
いし図５の２）を穿設する第１工程と、前記絶縁性回路
基板（１）の上下両面に配線パターンおよびランド電極
（図２ないし図６の３1 、３2 、３3 、３4 ）を形成す
る第２工程と、前記絶縁性回路基板（１）に穿設された
異なる貫通孔（２）の周辺に形成されたランド電極（３
1 、３2 、３3 、３4 ）間に抵抗体（図３ないし図６の
４、４′）を形成する第３工程と、前記抵抗体（４、
４′）の検査用電極および回路部品用ランド電極
（３1 、３2 、３3 、３4 ）を除く絶縁性回路基板
（１）の表面をオーバーコートガラス（図４ないし図６
の５）によって被覆する第４工程と、前記抵抗体（４、
４′）の抵抗値を測定しながらその値を調整する第５工
程と、前記貫通孔（２）内に導体を形成し、絶縁性回路
基板（１）の上下のランド電極（３1 と３2 、３3 と３
4 ）を電気的に接続する第６工程とから構成される。
【０００９】
【作 用】本発明における混成集積回路装置の製造方
法は、絶縁性回路基板上に配線パターンおよびランド電
極を形成する。この配線パターンおよびランド電極が形
成される際に、貫通孔の内周面には、導電膜が形成され
ない。そして、前記異なるランド電極間には、抵抗体ペ
ーストが、たとえばスクリーン印刷され、その後、焼成
される。この状態で、絶縁性回路基板の貫通孔部分、回
路部品あるいは外部接続端子を接続するためのランド電
極、および抵抗体の抵抗値を測定するための端子となる
ランド電極を除いた部分には、オーバーコートガラスが
被覆される。その後、ランド電極間の抵抗値を測定しな
がら抵抗体の抵抗値をトリミングする。したがって、ス
ルーホールには、導電膜が形成されていないので、絶縁
性回路基板の両面に抵抗体を形成しても、これらが並列
抵抗となったり、あるいは他の回路によってループ抵抗
とならない。そのため、各抵抗体は、独立してその抵抗
値が測定される。トリミング終了後、貫通孔の内周面に
は、導体が形成され、絶縁性回路基板の上下に設けられ
ているランド電極を電気的に接続する。このようにし
て、絶縁性回路基板には、ランド電極とスルーホールを
介して、設計通りの抵抗値を持った並列抵抗体が形成さ
れる。
法は、絶縁性回路基板上に配線パターンおよびランド電
極を形成する。この配線パターンおよびランド電極が形
成される際に、貫通孔の内周面には、導電膜が形成され
ない。そして、前記異なるランド電極間には、抵抗体ペ
ーストが、たとえばスクリーン印刷され、その後、焼成
される。この状態で、絶縁性回路基板の貫通孔部分、回
路部品あるいは外部接続端子を接続するためのランド電
極、および抵抗体の抵抗値を測定するための端子となる
ランド電極を除いた部分には、オーバーコートガラスが
被覆される。その後、ランド電極間の抵抗値を測定しな
がら抵抗体の抵抗値をトリミングする。したがって、ス
ルーホールには、導電膜が形成されていないので、絶縁
性回路基板の両面に抵抗体を形成しても、これらが並列
抵抗となったり、あるいは他の回路によってループ抵抗
とならない。そのため、各抵抗体は、独立してその抵抗
値が測定される。トリミング終了後、貫通孔の内周面に
は、導体が形成され、絶縁性回路基板の上下に設けられ
ているランド電極を電気的に接続する。このようにし
て、絶縁性回路基板には、ランド電極とスルーホールを
介して、設計通りの抵抗値を持った並列抵抗体が形成さ
れる。
【００１０】
【実 施 例】図１ないし図６を参照しつつ本発明にお
ける混成集積回路装置の製造方法を説明する。図１は本
発明の一実施例で、絶縁性回路基板に貫通孔を穿設した
状態を説明するための図である。図２は本発明の一実施
例で、絶縁性回路基板に貫通孔を穿設した後、ランド電
極を形成した状態を説明するための図である。図３は本
発明の一実施例で、ランド電極間に抵抗体を形成した状
態を説明するための図である。図４は本発明の一実施例
で、抵抗体上にオーバーコートガラスを被覆した状態を
説明するための図である。図５は本発明の一実施例で、
抵抗体の値をトリミングする際の状態を説明するための
図である。図６は本発明の一実施例で、スルーホールに
よって絶縁性回路基板の上下面に形成されているランド
電極間を接続した状態を説明するための図である。
ける混成集積回路装置の製造方法を説明する。図１は本
発明の一実施例で、絶縁性回路基板に貫通孔を穿設した
状態を説明するための図である。図２は本発明の一実施
例で、絶縁性回路基板に貫通孔を穿設した後、ランド電
極を形成した状態を説明するための図である。図３は本
発明の一実施例で、ランド電極間に抵抗体を形成した状
態を説明するための図である。図４は本発明の一実施例
で、抵抗体上にオーバーコートガラスを被覆した状態を
説明するための図である。図５は本発明の一実施例で、
抵抗体の値をトリミングする際の状態を説明するための
図である。図６は本発明の一実施例で、スルーホールに
よって絶縁性回路基板の上下面に形成されているランド
電極間を接続した状態を説明するための図である。
【００１１】図１に示すように、絶縁性回路基板１に
は、たとえばセラミック等の絶縁性のもので、所定の場
所に貫通孔２が穿設される。図２に示すように、前記絶
縁性回路基板１の両主面上には、スルーホールランド電
極３1 、３2 、３3 、３4 、図示されていない回路部品
あるいは外部接続端子を接続するためのランド電極、お
よび配線パターンが、たとえばスクリーン印刷法によっ
て印刷塗布される。その後、上記印刷塗布されたランド
電極および配線パターンは、絶縁性回路基板１ごと焼成
される。本発明と従来例との相違は、この時点におい
て、スルーホール内に導電膜が形成されていないことで
ある。
は、たとえばセラミック等の絶縁性のもので、所定の場
所に貫通孔２が穿設される。図２に示すように、前記絶
縁性回路基板１の両主面上には、スルーホールランド電
極３1 、３2 、３3 、３4 、図示されていない回路部品
あるいは外部接続端子を接続するためのランド電極、お
よび配線パターンが、たとえばスクリーン印刷法によっ
て印刷塗布される。その後、上記印刷塗布されたランド
電極および配線パターンは、絶縁性回路基板１ごと焼成
される。本発明と従来例との相違は、この時点におい
て、スルーホール内に導電膜が形成されていないことで
ある。
【００１２】次に、図３に示すように、スルーホールラ
ンド電極３1 および３3 と、スルーホールランド電極３
2 および３4 との間に、抵抗体ペーストが、たとえばス
クリーン印刷により印刷塗布される。その後、上記抵抗
体ペーストは、焼成されて抵抗体４、４′が形成され
る。その後、図４に示すように、上記抵抗体４、４′、
および図示されていない配線パターンが形成されている
絶縁性回路基板１は、回路部品あるいは外部接続端子を
接続するランド電極および前記抵抗体４、４′の抵抗値
を測定する端子となる部分を除いて、オーバーコートガ
ラス５によって被覆される。すなわち、抵抗体４、４′
は、図４に示すスルーホールランド電極３1 と３3 、お
よび３2 と３4 とに検査用プローブが当接され、その抵
抗値が測定される。抵抗体４、４′は、上記状態の抵抗
値が設計した値より小さくなるようにしてあるので、図
示されていないレーザー光線の照射によって図５に示す
溝６が形成される。このようなレーザー光線のトリミン
グは、スルーホールランド電極３1と３3 とに検査用の
プローブを当接して、その間の抵抗値を測定しながら溝
６の深さを調整する。レーザートリミングは、絶縁性回
路基板１の一方の面における抵抗体を一個一個測定しな
がら行い、その後、他方の面も同様に行なう。抵抗体の
レーザートリミングは、貫通孔２に導電膜が形成されて
いないため、並列接続された抵抗体あるいは他の配線パ
ターンと抵抗低を介してループ接続された抵抗体がなく
なる。したがって、個々の抵抗体の抵抗値は、所望の正
確な値にトリミングされる。なお、抵抗体４、４′のレ
ーザートリミングは、短時間内にオーバーコートガラス
５および抵抗体４、４′を蒸発させた後、レーザー光線
の熱よってオーバーコートガラス５の表面が図６に示す
符号８のように修復される。
ンド電極３1 および３3 と、スルーホールランド電極３
2 および３4 との間に、抵抗体ペーストが、たとえばス
クリーン印刷により印刷塗布される。その後、上記抵抗
体ペーストは、焼成されて抵抗体４、４′が形成され
る。その後、図４に示すように、上記抵抗体４、４′、
および図示されていない配線パターンが形成されている
絶縁性回路基板１は、回路部品あるいは外部接続端子を
接続するランド電極および前記抵抗体４、４′の抵抗値
を測定する端子となる部分を除いて、オーバーコートガ
ラス５によって被覆される。すなわち、抵抗体４、４′
は、図４に示すスルーホールランド電極３1 と３3 、お
よび３2 と３4 とに検査用プローブが当接され、その抵
抗値が測定される。抵抗体４、４′は、上記状態の抵抗
値が設計した値より小さくなるようにしてあるので、図
示されていないレーザー光線の照射によって図５に示す
溝６が形成される。このようなレーザー光線のトリミン
グは、スルーホールランド電極３1と３3 とに検査用の
プローブを当接して、その間の抵抗値を測定しながら溝
６の深さを調整する。レーザートリミングは、絶縁性回
路基板１の一方の面における抵抗体を一個一個測定しな
がら行い、その後、他方の面も同様に行なう。抵抗体の
レーザートリミングは、貫通孔２に導電膜が形成されて
いないため、並列接続された抵抗体あるいは他の配線パ
ターンと抵抗低を介してループ接続された抵抗体がなく
なる。したがって、個々の抵抗体の抵抗値は、所望の正
確な値にトリミングされる。なお、抵抗体４、４′のレ
ーザートリミングは、短時間内にオーバーコートガラス
５および抵抗体４、４′を蒸発させた後、レーザー光線
の熱よってオーバーコートガラス５の表面が図６に示す
符号８のように修復される。
【００１３】その後、前記絶縁性回路基板１に形成され
た図示されていない回路部品搭載用ランド電極および外
部接続端子用ランド電極には、回路部品および外部接続
端子が、たとえばはんだペーストを介して搭載される。
そして、回路部品および外部接続端子と絶縁性回路基板
１とは、たとえばリフロー炉によって加熱されることに
よりはんだ付けされる。また、前記貫通孔２には、導電
性樹脂７、７′、たとえば銀フィラー入りエポキシ樹脂
がスクリーン印刷法により埋め込まれる。さらに、貫通
孔２内に入れる導体は、前記導電性樹脂７、７′の他
に、たとえば金属ピンにすることも可能である。また、
貫通孔２に導電ペーストを使用する場合は、その後、導
電ペーストにレーザー光線を照射して、この部分を焼き
付ける必要がある。
た図示されていない回路部品搭載用ランド電極および外
部接続端子用ランド電極には、回路部品および外部接続
端子が、たとえばはんだペーストを介して搭載される。
そして、回路部品および外部接続端子と絶縁性回路基板
１とは、たとえばリフロー炉によって加熱されることに
よりはんだ付けされる。また、前記貫通孔２には、導電
性樹脂７、７′、たとえば銀フィラー入りエポキシ樹脂
がスクリーン印刷法により埋め込まれる。さらに、貫通
孔２内に入れる導体は、前記導電性樹脂７、７′の他
に、たとえば金属ピンにすることも可能である。また、
貫通孔２に導電ペーストを使用する場合は、その後、導
電ペーストにレーザー光線を照射して、この部分を焼き
付ける必要がある。
【００１４】以上、本実施例を詳述したが、前記本実施
例に限定されるものではない。そして、特許請求の範囲
に記載された本発明を逸脱することがなければ、種々の
設計変更を行うことが可能である。たとえば、本実施例
において、絶縁性回路基板、抵抗体、オーバーコートガ
ラス等の材質について、特に詳述していないが、公知の
ものであれば、どのようなものでも良いことはいうまで
もない。
例に限定されるものではない。そして、特許請求の範囲
に記載された本発明を逸脱することがなければ、種々の
設計変更を行うことが可能である。たとえば、本実施例
において、絶縁性回路基板、抵抗体、オーバーコートガ
ラス等の材質について、特に詳述していないが、公知の
ものであれば、どのようなものでも良いことはいうまで
もない。
【００１５】
【発明の効果】本発明によれば、絶縁性回路基板に形成
された抵抗体をトリミングする際に、絶縁性回路基板に
穿設された貫通孔には、導電膜が形成されていないの
で、抵抗体が並列接続、あるいは他の配線パターンと抵
抗体を介したループ接続とならないため、個々の抵抗体
を正確に調整できる。したがって、本発明の製造方法に
よって製造された混成集積回路装置は、信頼性が高く、
寿命の長いものとなった。
された抵抗体をトリミングする際に、絶縁性回路基板に
穿設された貫通孔には、導電膜が形成されていないの
で、抵抗体が並列接続、あるいは他の配線パターンと抵
抗体を介したループ接続とならないため、個々の抵抗体
を正確に調整できる。したがって、本発明の製造方法に
よって製造された混成集積回路装置は、信頼性が高く、
寿命の長いものとなった。
【図１】 本発明の一実施例で、絶縁性回路基板に貫通
孔を穿設した状態を説明するための図である。
孔を穿設した状態を説明するための図である。
【図２】 本発明の一実施例で、絶縁性回路基板に貫通
孔を穿設した後、ランド電極を形成した状態を説明する
ための図である。
孔を穿設した後、ランド電極を形成した状態を説明する
ための図である。
【図３】 本発明の一実施例で、ランド電極間に抵抗体
を形成した状態を説明するための図である。
を形成した状態を説明するための図である。
【図４】 本発明の一実施例で、抵抗体上にオーバーコ
ートガラスを被覆した状態を説明するための図である。
ートガラスを被覆した状態を説明するための図である。
【図５】 本発明の一実施例で、抵抗体の値をトリミン
グする際の状態を説明するための図である。
グする際の状態を説明するための図である。
【図６】 本発明の一実施例で、スルーホールによって
絶縁性回路基板の上下面に形成されているランド電極間
を接続した状態を説明するための図である。
絶縁性回路基板の上下面に形成されているランド電極間
を接続した状態を説明するための図である。
【図７】 従来の混成集積回路装置における抵抗体を形
成する方法を説明するための概略図である。
成する方法を説明するための概略図である。
【図８】 図７における抵抗体の等価回路を示す図であ
る。
る。
１・・・絶縁性回路基板 ２・・・貫通孔 ３1 、３2 、３3 、３4 ・・・スルーホールランド電極 ４、４′・・・抵抗体 ５・・・オーバーコートガラス ６・・・溝 ７、７′・・・導電性樹脂 ８・・・修復部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/40 Ｅ 7511−4Ｅ
Claims (1)
- 【請求項１】 絶縁性回路基板に貫通孔を穿設する第１
工程と、 前記絶縁性回路基板の上下両面に配線パターンおよびラ
ンド電極を形成する第２工程と、 前記絶縁性回路基板に穿設された異なる貫通孔の周辺に
形成されたランド電極間に抵抗体を形成する第３工程
と、 前記抵抗体の検査用電極および回路部品用ランド電極を
除く絶縁性回路基板の表面をオーバーコートガラスによ
って被覆する第４工程と、 前記抵抗体の抵抗値を測定しながらその値を調整する第
５工程と、 前記貫通孔内に導体を形成し、絶縁性回路基板の上下の
ランド電極を電気的に接続する第６工程と、 から構成されることを特徴とする混成集積回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096000A JPH05275823A (ja) | 1992-03-24 | 1992-03-24 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096000A JPH05275823A (ja) | 1992-03-24 | 1992-03-24 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275823A true JPH05275823A (ja) | 1993-10-22 |
Family
ID=14152841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4096000A Pending JPH05275823A (ja) | 1992-03-24 | 1992-03-24 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215021B2 (en) | 2002-08-01 | 2007-05-08 | Hitachi, Ltd. | Electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442194A (en) * | 1987-08-10 | 1989-02-14 | Matsushita Electric Ind Co Ltd | Thick film integrated circuit |
| JPH036882A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | プリント配線板 |
-
1992
- 1992-03-24 JP JP4096000A patent/JPH05275823A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442194A (en) * | 1987-08-10 | 1989-02-14 | Matsushita Electric Ind Co Ltd | Thick film integrated circuit |
| JPH036882A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | プリント配線板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215021B2 (en) | 2002-08-01 | 2007-05-08 | Hitachi, Ltd. | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023217A (en) | Resistor and its manufacturing method | |
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| EP0136094B1 (en) | Laser beam trimmed thick film resistor and method of trimming thick film resistor | |
| JPH05275823A (ja) | 混成集積回路装置の製造方法 | |
| JPH02132876A (ja) | 混成集積回路装置の製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2001326111A (ja) | チップ抵抗器 | |
| JP2002279883A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP3165517B2 (ja) | 回路装置 | |
| JPH06232537A (ja) | 閉回路形成用電極の短絡方法 | |
| JPH03297190A (ja) | プリント配線板 | |
| JPH04280401A (ja) | チップ抵抗器及びその製造方法 | |
| JPS63141301A (ja) | 厚膜回路製造方法 | |
| JPH0751806Y2 (ja) | 厚膜回路装置 | |
| JP2000188203A (ja) | 抵抗器およびその製造方法 | |
| JPH01289201A (ja) | チップ抵抗器とその製造方法 | |
| JPH02278791A (ja) | 基板上に形成されたインピーダンス素子の調整方法 | |
| JPH07335411A (ja) | チップ型抵抗ネットワーク | |
| JPH04254302A (ja) | 機能修正用角形チップ抵抗器およびそのトリミング方法 | |
| JPH073662Y2 (ja) | 電気回路基板 | |
| JPH07283013A (ja) | チップ型複合電子部品の製造方法 | |
| JPH04243101A (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPS61230351A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |