JPH036882A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH036882A
JPH036882A JP14172889A JP14172889A JPH036882A JP H036882 A JPH036882 A JP H036882A JP 14172889 A JP14172889 A JP 14172889A JP 14172889 A JP14172889 A JP 14172889A JP H036882 A JPH036882 A JP H036882A
Authority
JP
Japan
Prior art keywords
printed wiring
inferiority
trimming
wiring board
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14172889A
Other languages
English (en)
Inventor
Itaru Okumura
奥村 至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14172889A priority Critical patent/JPH036882A/ja
Publication of JPH036882A publication Critical patent/JPH036882A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、VTRやビデオカメラ等の高密度実装を要求
する機器に用いることができるプリント配線板に関する
ものである。
従来の技術 近年、VTRやビデオカメラ等の産業分野では、機器の
小型化が促進され、それにつれて、ハイブーリッドIC
化や、小プリント配線板化による部分回路毎の回路保証
方式が活発に導入されている。
そしてこれらハイブリッドIC等には1表面実装部品が
多く使用され、又、不良検出パターン等が導入され、製
造の機械化、自動化率が向上してきている。
以下、図面を参照しながら、上述した従来の不良検出パ
ターン付プリント配線板の一例を、アルミナ基板を用い
たプリント配線板を例にとって説明する。
第3図は、N1〜N8の計8ヶのプリント配線板を合わ
せ持つ集合プリント配線板であり1図中の破線は、個片
分割する為のヌクライプ溝を示すものである。そして第
4図は、第3図B部の拡大図であシ、D部は、不良検出
パターンを示すものである。図中TPは、プリント配線
板N、が良品であるか否かを測定する為のテヌトポイン
トであり、THはスルーホールであり、そしてPF及び
PBは、任意の工程で不良が発生した場合に切断される
表面パターン並びに裏面パターンである。尚、裏面パタ
ーンについては図中に記載していないが、TH部は言う
までもな(、TPについても夫々配置されるものである
次にこの不良検出パターンの使い方の一例について説明
する。通常の場合、アルミナ基板を用いたプリント配線
板では、回路を形成する導体パターンや厚膜抵抗体を印
刷−乾燥−焼成といった手法で形成している。又、厚膜
抵抗体については、所定の値にする為にレーザー等を用
いて素子トリミングしたシ、あるいは、部品装着後の工
程において、所望する回路特性に調整する為に機能トリ
ミングを施したりしている。そしてパターン形成時や素
子トリミング時に不良になった場合は、素子トリミング
時に1部品袋着時のエラー等による回路動作不良や、機
能トリミング時の不良発生時においては、機能トリミン
グ時に、前述の不良検出パターンのPF部もしくはPB
部を切断している。従って、厚膜抵抗体を含むパターン
形成が終了し、部品装着工程時に一対のチアドポイント
間を導通チエツクをすることで、前工程の不良を簡便に
検出することが可能となシ、以降の工程をパフすること
ができる。又、機能トリミング以後においても同様に検
出する事が可能となり、以降の工程をパフさせることが
可能となる為、不良プリント配線板に係るロヌコヌトを
最小限に留められるといった優れた効果がある。尚、不
良検出パターンを1.スルーホールを設けて連結した構
成としているのは、表裏どちらの面からも、簡便に不良
検出をしようとするものである。
以上の構成、即ち比較的大きな個片サイズによるハイブ
リッドIC化で、従来は目的を達成できていたが、昨今
の激しい市場競争の中にあっては。
更に小さく、安くといった要望が強くなってきている。
発明が解決しようとする課題 しかしながら、前述した構成、即ち各個片プリント配線
板毎に、不良検出パターンを設ける構成では、各個片プ
リント配線板の高密度化や小サイズ化に際して、不良検
出パターンのヌペーヌ確保が、これを阻む要因となって
ぐるといった課題を有している。
課題を解決するための手段 上記課題を解決する為に、本発明は、集合プリント配線
板において、不良検出パターンの構成を、一対のスルー
ホール間に厚膜抵抗体を表裏両面に形成させて成る構成
としたものである。
作用 本発明は、上記した構成とすることによって、製造の機
械化、自動化を妨げずに、プリント配線板の小型化、高
密度化に対応できることとなる。
実施例 以下、本発明の一実施例について、図面に基づいて説明
する。
第1図は、01〜”20の計20ケのプリント配線板を
合わせ持つ集合プリント配線板であり、図中の破線は、
個片分割する為のヌクライブ溝を示すものである。そし
て第2図は、第1口直部の拡大図であり、0部は、不良
検出パターンを示すものである。図中TPは、プリント
配線板n、が良品であるか否かを測定する為のテストポ
イントであり、THはスルーホール、RFは切断用の表
面厚膜抵抗体、RBは切断用裏面厚膜抵抗体を示すもの
である。尚、スルーホールとテストポイントは、表裏両
面に配置されるものである。次にこの不良検出パターン
の活用法について述べる。
従来例で前述したように、通常の場合、アルミナ基板を
用いたプリント配線板では、回路を形成する導体パター
ンや厚膜抵抗体を印刷−乾燥−焼成といった手法で形成
している為、パターンや厚膜抵抗体にまつわる不良が多
く発生する為、これら不良を早期に検出して、ロヌコヌ
トを低減する必要がある。よって不良検出パターンを以
下の様にして活用し、上記の課題を解決する。
まず、パターン形成時や素子トリミング時に不良になっ
た場合は、表面素子トリミング時にRF部を、裏面素子
トリミング時にはRB部を切断する。又、部品装着時の
エラー等による回路動作不良や、機能トリミング時の不
良発生時においては、機能トリミング時に、RF部又は
RB部のいずれかを切断する。従って、任意の工程の最
初に一対のテストポイント間の抵抗値チエワクを実施す
るという簡便な方法によって、前工程の不良を検出でき
ることとなシ、よって不良該尚ブロックについては、当
工程をパフさせることが可能となる。
さて抵抗値チエツクにおける良否判断が可能な事は以下
の例で説明できる。
例えば、厚膜抵抗体RF及びFIBの抵抗値を10にΩ
とすると、良品時においてはRFとRBの合成抵抗とな
るので5にΩとなシ、不良品時には1片側の厚膜抵抗が
切断される為、10にΩとなる為、十分検知限下に有る
。又、抵抗値が2゜zの誤差を持ったとしても、良品時
は4〜6にΩ。
不良品時は、8〜12にΩとなり、十分検知できる範囲
である。
尚、これらの構成を取ることは、アルミナ基板を用いた
例に留まらず、厚膜抵抗体の切断手段を設ければ、樹脂
基板等においても実施可能な事は言うまでもない。
発明の効果 以上の様な本発明の構成によれば、製造の機械化や自動
化を妨げることなく、プリント配線板の小型化、高密度
化を実現でき、よって本発明は機器の小型化、低価格化
に寄与できるといった優れた効果を有するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する為の集合プリント
配線板の平面図、第2図は第1図の要部拡大図、第3図
は従来例を説明する為の集合プリント配線板の平面図、
第4図は第3図の要部拡大図である。 C・・・・・・不良検出パターン RF・・・・・・表
面厚膜抵抗体、RB・・・・・・裏面厚膜抵抗体、TP
・・・・・・テヌトポイント、TH・・・・・・スルー
ホール。

Claims (1)

    【特許請求の範囲】
  1.  任意の間隔で配置された少くとも一対のスルーホール
    と、それらスルーホールと接続されたチェックランドと
    スルーホール相互を接続する厚膜抵抗体とを夫々表裏両
    面に備えた不良検出用パターンを設けたことを特徴とす
    るプリント配線板。
JP14172889A 1989-06-02 1989-06-02 プリント配線板 Pending JPH036882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14172889A JPH036882A (ja) 1989-06-02 1989-06-02 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14172889A JPH036882A (ja) 1989-06-02 1989-06-02 プリント配線板

Publications (1)

Publication Number Publication Date
JPH036882A true JPH036882A (ja) 1991-01-14

Family

ID=15298829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14172889A Pending JPH036882A (ja) 1989-06-02 1989-06-02 プリント配線板

Country Status (1)

Country Link
JP (1) JPH036882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275823A (ja) * 1992-03-24 1993-10-22 Taiyo Yuden Co Ltd 混成集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275823A (ja) * 1992-03-24 1993-10-22 Taiyo Yuden Co Ltd 混成集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
JP2874682B2 (ja) 半導体装置
JPH036882A (ja) プリント配線板
US20030098178A1 (en) Printed circuit board having test points formed on sides thereof
US6664794B1 (en) Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture
US6143355A (en) Print alignment method for multiple print thick film circuits
JPH02288390A (ja) プリント配線板
JPH02198186A (ja) プリント配線板シールド層検査方法と検査手段
US20030212978A1 (en) Apparatus and method for selecting a printed circuit board
JP2008028213A (ja) 回路基板及びその検査方法
JP3191205B2 (ja) プリント基板の検査装置
US5266904A (en) Printed circuit board with through-holes including a test land having two current measuring lands and two resistance measuring lands
JP2570174B2 (ja) 多層プリント配線板
JP2004053292A (ja) インターポーザ基板の導通検査方法
JP3116975B2 (ja) プリント配線板のパターン検査方法
EP0253833A1 (en) MULTILAYER PRINTED WIRING BOARD.
JPH0138920Y2 (ja)
JPS58206194A (ja) 混成多層配線基板
JPS5990948A (ja) 電子装置
JPS63241980A (ja) 回路配線基板
JPH05206597A (ja) プリント配線板の導体パターン
JPH05258013A (ja) プリント配線板の画面表示設計方法
JPH03256398A (ja) 多層配線基板
Kling et al. Large scale digital hybrid microcircuits for new military systems
JPS6245194A (ja) 印刷配線基板
JPH03191590A (ja) プリント配線基板