JPH07283013A - チップ型複合電子部品の製造方法 - Google Patents
チップ型複合電子部品の製造方法Info
- Publication number
- JPH07283013A JPH07283013A JP7074084A JP7408495A JPH07283013A JP H07283013 A JPH07283013 A JP H07283013A JP 7074084 A JP7074084 A JP 7074084A JP 7408495 A JP7408495 A JP 7408495A JP H07283013 A JPH07283013 A JP H07283013A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- trimming
- substrate
- composite electronic
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】 基板上に形成する各ネットワーク抵抗器を連
結した状態で、各抵抗素子のトリミングを精度良く行
う。 【構成】 基板２１上に、個別電極Ｐ2 、…Ｐ4 、
Ｐ7 、…Ｐ10と共通電極Ｐ1、Ｐ6 を含む複数個の抵抗
素子２３からなるネットワーク抵抗器２２を複数個形成
し、この形成過程でネットワーク抵抗器２１の共通電極
Ｐ1 、Ｐ6 を一部オープンに形成し、続いてこのオープ
ン状態のまま、各抵抗素子２３のトリミングを行い、ト
リミング終了後に、共通電極Ｐ6 のオープンさせた部分
を橋絡させる導体２４を形成する。
結した状態で、各抵抗素子のトリミングを精度良く行
う。 【構成】 基板２１上に、個別電極Ｐ2 、…Ｐ4 、
Ｐ7 、…Ｐ10と共通電極Ｐ1、Ｐ6 を含む複数個の抵抗
素子２３からなるネットワーク抵抗器２２を複数個形成
し、この形成過程でネットワーク抵抗器２１の共通電極
Ｐ1 、Ｐ6 を一部オープンに形成し、続いてこのオープ
ン状態のまま、各抵抗素子２３のトリミングを行い、ト
リミング終了後に、共通電極Ｐ6 のオープンさせた部分
を橋絡させる導体２４を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ネットワーク抵抗
器、ハイブリッドＩＣ等のチップ型複合電子部品の製造
方法に関する。
器、ハイブリッドＩＣ等のチップ型複合電子部品の製造
方法に関する。
【０００２】
【従来の技術】一般に、チップ型ネットワーク抵抗器を
製造する場合には、図５に示すように、ブレイク用のス
リット２、穴３を形成した基板１上に、共通電極４と個
別電極５と抵抗膜６を印刷焼成により形成し、８個の抵
抗素子からなる単位を１複合部品７として、各抵抗素子
のトリミングを行い、その後に複合部品列毎にブレイク
して、側面電極を形成している。
製造する場合には、図５に示すように、ブレイク用のス
リット２、穴３を形成した基板１上に、共通電極４と個
別電極５と抵抗膜６を印刷焼成により形成し、８個の抵
抗素子からなる単位を１複合部品７として、各抵抗素子
のトリミングを行い、その後に複合部品列毎にブレイク
して、側面電極を形成している。
【０００３】図５のチップ型ネットワーク抵抗器７を回
路図で示すと、図３に示す通りとなるが、この回路にお
いて、例えば素子Ｒ8 をトリミングする場合、端子Ｐ1
とＰ 10、あるいは端子Ｐ6 とＰ10に測定プローブを当て
てトリミングするが、このとき端子Ｐ6 から素子ＲA を
通り、端子Ｐ10へ電流が流れ、素子Ｒ8 とＲA の並列回
路の抵抗を測定してしまい、トリミングが出来ない。そ
のため、従来は、隣接部品の素子との間において、電極
部は、オープン状態に形成しておき、トリミングを行っ
ていた。
路図で示すと、図３に示す通りとなるが、この回路にお
いて、例えば素子Ｒ8 をトリミングする場合、端子Ｐ1
とＰ 10、あるいは端子Ｐ6 とＰ10に測定プローブを当て
てトリミングするが、このとき端子Ｐ6 から素子ＲA を
通り、端子Ｐ10へ電流が流れ、素子Ｒ8 とＲA の並列回
路の抵抗を測定してしまい、トリミングが出来ない。そ
のため、従来は、隣接部品の素子との間において、電極
部は、オープン状態に形成しておき、トリミングを行っ
ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ように、隣接部品の素子との間において、電極部をオー
プン状態とする方法では、図６に示すように、側面電極
８を形成する際に、基板１上の電極導体５が基板１の端
面まで届いていないため、導通不良となるおそれがあ
る。また隣の素子を形成しない場合、基板内の取数が低
下し、コストＵＰとなる。また、電極部をオープンとす
ることによって、測定用レーザプローブを接続するため
のパッド面積が半減し、不良が増加するという問題があ
った。
ように、隣接部品の素子との間において、電極部をオー
プン状態とする方法では、図６に示すように、側面電極
８を形成する際に、基板１上の電極導体５が基板１の端
面まで届いていないため、導通不良となるおそれがあ
る。また隣の素子を形成しない場合、基板内の取数が低
下し、コストＵＰとなる。また、電極部をオープンとす
ることによって、測定用レーザプローブを接続するため
のパッド面積が半減し、不良が増加するという問題があ
った。
【０００５】この発明は上記問題点に着目してなされた
ものであって、基板内取り数の減少、側面電極不良の発
生、レーザ用パッドの面積小、といった不具合を生じさ
せることなく、精度の良いトリミングを行い得るチップ
型複合電子部品の製造方法を提供することを目的として
いる。
ものであって、基板内取り数の減少、側面電極不良の発
生、レーザ用パッドの面積小、といった不具合を生じさ
せることなく、精度の良いトリミングを行い得るチップ
型複合電子部品の製造方法を提供することを目的として
いる。
【０００６】
【課題を解決するための手段及び作用】この発明のチッ
プ型複合電子部品の製造方法は、基板上に、個別電極と
共通電極を含む複数個の回路素子からなる複合電子部品
単位を複数個形成し、この形成過程で複合電子部品単位
の共通電極を一部オープンに形成し、続いて、このオー
プン状態のまま、各回路素子のトリミングを行い、トリ
ミングの終了後に共通電極のオープンさせた部分を橋絡
させる導体を形成するようにしている。
プ型複合電子部品の製造方法は、基板上に、個別電極と
共通電極を含む複数個の回路素子からなる複合電子部品
単位を複数個形成し、この形成過程で複合電子部品単位
の共通電極を一部オープンに形成し、続いて、このオー
プン状態のまま、各回路素子のトリミングを行い、トリ
ミングの終了後に共通電極のオープンさせた部分を橋絡
させる導体を形成するようにしている。
【０００７】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。この発明の実施により、製造されるチップ
型ネットワーク抵抗器の平面図を図２に示している。こ
のネットワーク抵抗器２１は、基板２２の長手方向両辺
に、それぞれ５個ずつ、計１０個の電極Ｐ1 、Ｐ2 、
…、Ｐ10が設けられ、このうちＰ1 、Ｐ6 は共通電極で
あり、共通電極Ｐ1 と、各個別電極Ｐ2 、…、Ｐ5 、Ｐ
7 、…、Ｐ10間に抵抗膜２３が形成されている。共通電
極Ｐ1 とＰ6 は当初の形成過程でオープンにされてお
り、各抵抗膜２３のトリミング後に、オープン部分が導
体２４により橋絡される。
に説明する。この発明の実施により、製造されるチップ
型ネットワーク抵抗器の平面図を図２に示している。こ
のネットワーク抵抗器２１は、基板２２の長手方向両辺
に、それぞれ５個ずつ、計１０個の電極Ｐ1 、Ｐ2 、
…、Ｐ10が設けられ、このうちＰ1 、Ｐ6 は共通電極で
あり、共通電極Ｐ1 と、各個別電極Ｐ2 、…、Ｐ5 、Ｐ
7 、…、Ｐ10間に抵抗膜２３が形成されている。共通電
極Ｐ1 とＰ6 は当初の形成過程でオープンにされてお
り、各抵抗膜２３のトリミング後に、オープン部分が導
体２４により橋絡される。
【０００８】次に、このチップ型ネットワーク抵抗器２
１の製造方法を図１に示すフローチャートにより説明す
る。先ず、ブレイク用のスリット、穴が形成された基板
に、電極用の導体パターンを印刷・焼成し（ステップＳ
Ｔ１）、電極用の導体パターン間に旦り、抵抗膜を印刷
・焼成する（ステップＳＴ２）。そして、ガラス層を印
刷・焼成した後、各抵抗素子のレーザトリミングを行う
（ステップＳＴ４）。このトリミングの段階では、共通
電極Ｐ1 、Ｐ6 間には、導体２４が形成されていないの
で、まだ、オープン状態であり、回路的には、図４のよ
うに表せる。すなわち、図４において、端子Ｐ1 とＰ6
は、Ｐ1 ′の点においてオープンとなっている。
１の製造方法を図１に示すフローチャートにより説明す
る。先ず、ブレイク用のスリット、穴が形成された基板
に、電極用の導体パターンを印刷・焼成し（ステップＳ
Ｔ１）、電極用の導体パターン間に旦り、抵抗膜を印刷
・焼成する（ステップＳＴ２）。そして、ガラス層を印
刷・焼成した後、各抵抗素子のレーザトリミングを行う
（ステップＳＴ４）。このトリミングの段階では、共通
電極Ｐ1 、Ｐ6 間には、導体２４が形成されていないの
で、まだ、オープン状態であり、回路的には、図４のよ
うに表せる。すなわち、図４において、端子Ｐ1 とＰ6
は、Ｐ1 ′の点においてオープンとなっている。
【０００９】したがって、例えば、抵抗Ｒ8 をトリミン
グする場合、この抵抗Ｒ8 に、並列に入る、共通電極Ｐ
6 、抵抗ＲA の回路はオープンになり、端子Ｐ1 から抵
抗Ｒ 7 、Ｒ6 、Ｒ5 を通って、端子Ｐ10へ流れる電流に
ついては、個別電極端子Ｐ7、Ｐ8 、Ｐ9 に廻り込み防
止電圧を印加すれば問題はない。このようにして、端子
Ｐ1 とＰ10に測定プローブを当て、抵抗Ｒ8 の抵抗値を
測定しながらトリミングを行う。他の抵抗素子について
も同様にトリミングを行う。
グする場合、この抵抗Ｒ8 に、並列に入る、共通電極Ｐ
6 、抵抗ＲA の回路はオープンになり、端子Ｐ1 から抵
抗Ｒ 7 、Ｒ6 、Ｒ5 を通って、端子Ｐ10へ流れる電流に
ついては、個別電極端子Ｐ7、Ｐ8 、Ｐ9 に廻り込み防
止電圧を印加すれば問題はない。このようにして、端子
Ｐ1 とＰ10に測定プローブを当て、抵抗Ｒ8 の抵抗値を
測定しながらトリミングを行う。他の抵抗素子について
も同様にトリミングを行う。
【００１０】トリミングが終了すると、共通電極端子Ｐ
1 とＰ6 間に、導体を印刷・乾燥する（ステップＳＴ
５）。これにより、端子Ｐ1 とＰ6 は電気的に橋絡さ
れ、図４の回路は、図３に示す回路と同じになる。続い
て、オーバコートを印刷し、焼成し（ステップＳＴ
６）、次に、基板を、ネットワーク抵抗器の長手方向
に、棒状にブレイクして、各電極の側面電極を形成する
（ステップＳＴ７）。そして最後に、各部品毎にブレイ
クする。
1 とＰ6 間に、導体を印刷・乾燥する（ステップＳＴ
５）。これにより、端子Ｐ1 とＰ6 は電気的に橋絡さ
れ、図４の回路は、図３に示す回路と同じになる。続い
て、オーバコートを印刷し、焼成し（ステップＳＴ
６）、次に、基板を、ネットワーク抵抗器の長手方向
に、棒状にブレイクして、各電極の側面電極を形成する
（ステップＳＴ７）。そして最後に、各部品毎にブレイ
クする。
【００１１】なお、上記実施例では、ネットワーク抵抗
器を例にとり、説明したが、この発明は、もちろんハイ
ブリッドＩＣ等、他の複合電子部品にも適用できる。
器を例にとり、説明したが、この発明は、もちろんハイ
ブリッドＩＣ等、他の複合電子部品にも適用できる。
【００１２】
【発明の効果】この発明によれば、基板上に電極形成過
程で、共通電極の一部をオープンに形成し、続いて、こ
のオープン状態のまま、各回路素子のトリミングを行
い、トリミング終了後に、共通電極のオープンさせた部
分を橋絡させる導体を形成するものであるから、基板状
態のままでトリミングのための測定ができ、側面電極の
不良を発生させることなく、また各部品単位を連結され
ている為、むだなく基板を利用でき、さらにレーザトリ
ミング測定プローブ用のパッド面積を確保できた上で、
精度良く、各回路素子のトリミングを行うことができ
る。
程で、共通電極の一部をオープンに形成し、続いて、こ
のオープン状態のまま、各回路素子のトリミングを行
い、トリミング終了後に、共通電極のオープンさせた部
分を橋絡させる導体を形成するものであるから、基板状
態のままでトリミングのための測定ができ、側面電極の
不良を発生させることなく、また各部品単位を連結され
ている為、むだなく基板を利用でき、さらにレーザトリ
ミング測定プローブ用のパッド面積を確保できた上で、
精度良く、各回路素子のトリミングを行うことができ
る。
【図１】この発明の一実施例ネットワーク抵抗器の製造
方法を説明するためのフロー図である。
方法を説明するためのフロー図である。
【図２】同実施例ネットワーク抵抗器の製造方法によっ
て製造されたネットワーク抵抗器の平面図である。
て製造されたネットワーク抵抗器の平面図である。
【図３】一般的なネットワーク抵抗器の回路図である。
【図４】上記実施例ネットワーク抵抗器のトリミング時
における回路図である。
における回路図である。
【図５】ネットワーク抵抗器の概略構成を示す図であ
る。
る。
【図６】従来のネットワーク抵抗器の製造方法の問題点
を説明するための図である。
を説明するための図である。
２１ 基板 ２２ ネットワーク抵抗素子 ２３ 抵抗素子 Ｐ1 、Ｐ6 共通電極端子 Ｐ2 、…Ｐ4 、Ｐ7 、…Ｐ10 個別電極端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年５月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 チップ型複合電子部品の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ネットワーク抵抗
器、ハイブリッドＩＣ等のチップ型複合電子部品の製造
方法に関する。
器、ハイブリッドＩＣ等のチップ型複合電子部品の製造
方法に関する。
【０００２】
【従来の技術】一般に、チップ型ネットワーク抵抗器を
製造する場合には、図５に示すように、ブレイク用のス
リット２、穴３を形成した基板１上に、共通電極４と個
別電極５と抵抗膜６を印刷焼成により形成し、８個の抵
抗素子からなる単位を１複合部品７として、各抵抗素子
のトリミングを行い、その後に複合部品列毎にブレイク
して、側面電極を形成している。
製造する場合には、図５に示すように、ブレイク用のス
リット２、穴３を形成した基板１上に、共通電極４と個
別電極５と抵抗膜６を印刷焼成により形成し、８個の抵
抗素子からなる単位を１複合部品７として、各抵抗素子
のトリミングを行い、その後に複合部品列毎にブレイク
して、側面電極を形成している。
【０００３】図５のチップ型ネットワーク抵抗器７を回
路図で示すと、図３に示す通りとなるが、この回路にお
いて、例えば抵抗Ｒ8 をトリミングする場合、電極Ｐ1
とＰ 10、あるいは電極Ｐ6 とＰ10に測定プローブを当て
てトリミングするが、このとき電極Ｐ6 から抵抗ＲA を
通り、電極Ｐ10へ電流が流れ、抵抗Ｒ8 とＲA の並列回
路の抵抗を測定してしまい、トリミングが出来ない。そ
のため、従来は、隣接部品の抵抗素子との間において、
電極部は、オープン状態に形成しておき、トリミングを
行っていた。
路図で示すと、図３に示す通りとなるが、この回路にお
いて、例えば抵抗Ｒ8 をトリミングする場合、電極Ｐ1
とＰ 10、あるいは電極Ｐ6 とＰ10に測定プローブを当て
てトリミングするが、このとき電極Ｐ6 から抵抗ＲA を
通り、電極Ｐ10へ電流が流れ、抵抗Ｒ8 とＲA の並列回
路の抵抗を測定してしまい、トリミングが出来ない。そ
のため、従来は、隣接部品の抵抗素子との間において、
電極部は、オープン状態に形成しておき、トリミングを
行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ように、隣接部品の抵抗素子との間において、電極部を
オープン状態とする方法では、図６に示すように、側面
電極８を形成する際に、基板１上の電極導体５が基板１
の端面まで届いていないため、導通不良となるおそれが
ある。また隣の抵抗素子を形成しない場合、基板内の取
数が低下し、コストＵＰとなる。また、電極部をオープ
ンとすることによって、測定用レーザプローブを接続す
るためのパッド面積が半減し、不良が増加するという問
題があった。
ように、隣接部品の抵抗素子との間において、電極部を
オープン状態とする方法では、図６に示すように、側面
電極８を形成する際に、基板１上の電極導体５が基板１
の端面まで届いていないため、導通不良となるおそれが
ある。また隣の抵抗素子を形成しない場合、基板内の取
数が低下し、コストＵＰとなる。また、電極部をオープ
ンとすることによって、測定用レーザプローブを接続す
るためのパッド面積が半減し、不良が増加するという問
題があった。
【０００５】この発明は上記問題点に着目してなされた
ものであって、基板内取り数の減少、側面電極不良の発
生、レーザ用パッドの面積小、といった不具合を生じさ
せることなく、精度の良いトリミングを行い得るチップ
型複合電子部品の製造方法を提供することを目的として
いる。
ものであって、基板内取り数の減少、側面電極不良の発
生、レーザ用パッドの面積小、といった不具合を生じさ
せることなく、精度の良いトリミングを行い得るチップ
型複合電子部品の製造方法を提供することを目的として
いる。
【０００６】
【課題を解決するための手段及び作用】この発明のチッ
プ型複合電子部品の製造方法は、基板上に、個別電極と
共通電極を含む複数個の回路素子からなる複合電子部品
単位を複数個形成し、この形成過程で複合電子部品単位
の共通電極を一部オープンに形成し、続いて、このオー
プン状態のまま、各回路素子のトリミングを行い、トリ
ミングの終了後に共通電極のオープンさせた部分を橋絡
させる導体を形成するようにしている。
プ型複合電子部品の製造方法は、基板上に、個別電極と
共通電極を含む複数個の回路素子からなる複合電子部品
単位を複数個形成し、この形成過程で複合電子部品単位
の共通電極を一部オープンに形成し、続いて、このオー
プン状態のまま、各回路素子のトリミングを行い、トリ
ミングの終了後に共通電極のオープンさせた部分を橋絡
させる導体を形成するようにしている。
【０００７】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。この発明の実施により、製造されるチップ
型ネットワーク抵抗器の平面図を図２に示している。こ
のネットワーク抵抗器２１は、基板２２の長手方向両辺
に、それぞれ５個ずつ、計１０個の電極部Ｐ1 、Ｐ2 、
…、Ｐ10が設けられ、このうちＰ1 、Ｐ6 は共通電極で
あり、共通電極Ｐ1 と、各個別電極Ｐ2 、…、Ｐ5 、Ｐ
7 、…、Ｐ10間に抵抗膜２３が形成されている。共通電
極Ｐ1 とＰ6 は当初の形成過程でオープンにされてお
り、各抵抗膜２３のトリミング後に、オープン部分が導
体２４により橋絡される。
に説明する。この発明の実施により、製造されるチップ
型ネットワーク抵抗器の平面図を図２に示している。こ
のネットワーク抵抗器２１は、基板２２の長手方向両辺
に、それぞれ５個ずつ、計１０個の電極部Ｐ1 、Ｐ2 、
…、Ｐ10が設けられ、このうちＰ1 、Ｐ6 は共通電極で
あり、共通電極Ｐ1 と、各個別電極Ｐ2 、…、Ｐ5 、Ｐ
7 、…、Ｐ10間に抵抗膜２３が形成されている。共通電
極Ｐ1 とＰ6 は当初の形成過程でオープンにされてお
り、各抵抗膜２３のトリミング後に、オープン部分が導
体２４により橋絡される。
【０００８】次に、このチップ型ネットワーク抵抗器２
１の製造方法を図１に示すフローチャートにより説明す
る。先ず、ブレイク用のスリット、穴が形成された基板
に、電極用の導体パターンを印刷・焼成し（ステップＳ
Ｔ１）、電極用の導体パターン間に旦り、抵抗膜を印刷
・焼成する（ステップＳＴ２）。そして、ガラス層を印
刷・焼成した後、各抵抗素子のレーザトリミングを行う
（ステップＳＴ４）。このトリミングの段階では、共通
電極Ｐ1 、Ｐ6 間には、導体２４が形成されていないの
で、まだ、オープン状態であり、回路的には、図４のよ
うに表せる。すなわち、図４において、共通電極Ｐ1 と
Ｐ6 は、Ｐ1 ′の点においてオープンとなっている。
１の製造方法を図１に示すフローチャートにより説明す
る。先ず、ブレイク用のスリット、穴が形成された基板
に、電極用の導体パターンを印刷・焼成し（ステップＳ
Ｔ１）、電極用の導体パターン間に旦り、抵抗膜を印刷
・焼成する（ステップＳＴ２）。そして、ガラス層を印
刷・焼成した後、各抵抗素子のレーザトリミングを行う
（ステップＳＴ４）。このトリミングの段階では、共通
電極Ｐ1 、Ｐ6 間には、導体２４が形成されていないの
で、まだ、オープン状態であり、回路的には、図４のよ
うに表せる。すなわち、図４において、共通電極Ｐ1 と
Ｐ6 は、Ｐ1 ′の点においてオープンとなっている。
【０００９】したがって、例えば、抵抗Ｒ8 をトリミン
グする場合、この抵抗Ｒ8 に、並列に入る、共通電極Ｐ
6 、抵抗ＲA の回路はオープンになり、共通電極Ｐ1 か
ら抵抗Ｒ7 、Ｒ6 、Ｒ5 を通って、個別電極Ｐ10へ流れ
る電流については、個別電極Ｐ7 、Ｐ8 、Ｐ9 に廻り込
み防止電圧を印加すれば問題はない。このようにして、
共通電極Ｐ1 と個別電極Ｐ10に測定プローブを当て、抵
抗Ｒ8 の抵抗値を測定しながらトリミングを行う。他の
抵抗素子についても同様にトリミングを行う。
グする場合、この抵抗Ｒ8 に、並列に入る、共通電極Ｐ
6 、抵抗ＲA の回路はオープンになり、共通電極Ｐ1 か
ら抵抗Ｒ7 、Ｒ6 、Ｒ5 を通って、個別電極Ｐ10へ流れ
る電流については、個別電極Ｐ7 、Ｐ8 、Ｐ9 に廻り込
み防止電圧を印加すれば問題はない。このようにして、
共通電極Ｐ1 と個別電極Ｐ10に測定プローブを当て、抵
抗Ｒ8 の抵抗値を測定しながらトリミングを行う。他の
抵抗素子についても同様にトリミングを行う。
【００１０】トリミングが終了すると、共通電極Ｐ1 と
Ｐ6 間に、導体を印刷・乾燥する（ステップＳＴ５）。
これにより、共通電極Ｐ1 とＰ6 は電気的に橋絡され、
図４の回路は、図３に示す回路と同じになる。続いて、
オーバコートを印刷し、焼成し（ステップＳＴ６）、次
に、基板を、ネットワーク抵抗器の長手方向に、棒状に
ブレイクして、各電極の側面電極を形成する（ステップ
ＳＴ７）。そして最後に、各部品毎にブレイクする。
Ｐ6 間に、導体を印刷・乾燥する（ステップＳＴ５）。
これにより、共通電極Ｐ1 とＰ6 は電気的に橋絡され、
図４の回路は、図３に示す回路と同じになる。続いて、
オーバコートを印刷し、焼成し（ステップＳＴ６）、次
に、基板を、ネットワーク抵抗器の長手方向に、棒状に
ブレイクして、各電極の側面電極を形成する（ステップ
ＳＴ７）。そして最後に、各部品毎にブレイクする。
【００１１】なお、上記実施例では、ネットワーク抵抗
器を例にとり、説明したが、この発明は、もちろんハイ
ブリッドＩＣ等、他の複合電子部品にも適用できる。
器を例にとり、説明したが、この発明は、もちろんハイ
ブリッドＩＣ等、他の複合電子部品にも適用できる。
【００１２】
【発明の効果】この発明によれば、基板上に電極形成過
程で、共通電極の一部をオープンに形成し、続いて、こ
のオープン状態のまま、各回路素子のトリミングを行
い、トリミング終了後に、共通電極のオープンさせた部
分を橋絡させる導体を形成するものであるから、基板状
態のままでトリミングのための測定ができ、側面電極の
不良を発生させることなく、また各部品単位を連結され
ている為、むだなく基板を利用でき、さらにレーザトリ
ミング測定プローブ用のパッド面積を確保できた上で、
精度良く、各回路素子のトリミングを行うことができ
る。
程で、共通電極の一部をオープンに形成し、続いて、こ
のオープン状態のまま、各回路素子のトリミングを行
い、トリミング終了後に、共通電極のオープンさせた部
分を橋絡させる導体を形成するものであるから、基板状
態のままでトリミングのための測定ができ、側面電極の
不良を発生させることなく、また各部品単位を連結され
ている為、むだなく基板を利用でき、さらにレーザトリ
ミング測定プローブ用のパッド面積を確保できた上で、
精度良く、各回路素子のトリミングを行うことができ
る。
【図面の簡単な説明】
【図１】この発明の一実施例ネットワーク抵抗器の製造
方法を説明するためのフロー図である。
方法を説明するためのフロー図である。
【図２】同実施例ネットワーク抵抗器の製造方法によっ
て製造されたネットワーク抵抗器の平面図である。
て製造されたネットワーク抵抗器の平面図である。
【図３】一般的なネットワーク抵抗器の回路図である。
【図４】上記実施例ネットワーク抵抗器のトリミング時
における回路図である。
における回路図である。
【図５】ネットワーク抵抗器の概略構成を示す図であ
る。
る。
【図６】従来のネットワーク抵抗器の製造方法の問題点
を説明するための図である。
を説明するための図である。
【符号の説明】 ２１ 基板 ２２ ネットワーク抵抗素子 ２３ 抵抗素子 Ｐ1 、Ｐ6 共通電極 Ｐ2 、…Ｐ4 、Ｐ7 、…Ｐ10 個別電極
Claims (1)
- 【請求項１】基板上に、個別電極と共通電極を含む複数
個の回路素子からなる複合電子部品単位を複数個形成
し、この形成過程で複合電子部品単位の共通電極を一部
オープンに形成し、続いてこのオープン状態のまま、各
回路素子のトリミングを行い、トリミングの終了後に前
記共通電極のオープンさせた部分を橋絡させる導体を形
成するようにしたことを特徴とするチップ型複合電子部
品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7074084A JPH07283013A (ja) | 1995-03-30 | 1995-03-30 | チップ型複合電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7074084A JPH07283013A (ja) | 1995-03-30 | 1995-03-30 | チップ型複合電子部品の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4037521A Division JP2637662B2 (ja) | 1992-02-25 | 1992-02-25 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283013A true JPH07283013A (ja) | 1995-10-27 |
Family
ID=13536962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7074084A Pending JPH07283013A (ja) | 1995-03-30 | 1995-03-30 | チップ型複合電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283013A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365601A (ja) * | 1986-09-05 | 1988-03-24 | 日本電気株式会社 | ネツトワ−ク抵抗の製造方法 |
-
1995
- 1995-03-30 JP JP7074084A patent/JPH07283013A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365601A (ja) * | 1986-09-05 | 1988-03-24 | 日本電気株式会社 | ネツトワ−ク抵抗の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| JP4722318B2 (ja) | チップ抵抗器 | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| US20020130761A1 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| JPH10261502A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JPH0320041B2 (ja) | ||
| US20030092250A1 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JPH07283013A (ja) | チップ型複合電子部品の製造方法 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH0219980Y2 (ja) | ||
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS63141301A (ja) | 厚膜回路製造方法 | |
| JPH04280401A (ja) | チップ抵抗器及びその製造方法 | |
| JPH05275823A (ja) | 混成集積回路装置の製造方法 | |
| JP3679677B2 (ja) | 抵抗付き回路基板及びその製造方法 | |
| JPH11176606A (ja) | チップ部品 | |
| JPH08330115A (ja) | ネットワーク電子部品 | |
| JPH10163003A (ja) | チップ抵抗器 | |
| JPH10189303A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JP2805442B2 (ja) | サーマルヘッド及びその製造方法 | |
| JPH08186001A (ja) | 高抵抗チップ抵抗器 | |
| JPH06286188A (ja) | サーマルヘッド | |
| JPS6154657A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |