JPS5826196B2 - チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ - Google Patents
チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウInfo
- Publication number
- JPS5826196B2 JPS5826196B2 JP49122196A JP12219674A JPS5826196B2 JP S5826196 B2 JPS5826196 B2 JP S5826196B2 JP 49122196 A JP49122196 A JP 49122196A JP 12219674 A JP12219674 A JP 12219674A JP S5826196 B2 JPS5826196 B2 JP S5826196B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ultra
- resistance element
- resistor
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
厚膜集積回路等のように、絶縁基板上に抵抗体を形成さ
せる方法において、本発明は超小型抵抗素子を使用して
基板上に回路を組立する超小型抵抗素子による集積回路
の製造法に関するものである。
せる方法において、本発明は超小型抵抗素子を使用して
基板上に回路を組立する超小型抵抗素子による集積回路
の製造法に関するものである。
従来は基板上に抵抗体を形成する場合は第１図ａ乃至ｄ
に示すように製作されてきた。
に示すように製作されてきた。
第１図ａはアルミナ基板等の絶縁基板１を示すものであ
り、第１図すは絶縁基板１の上に所謂スクリーン印刷法
により、導体２を印刷し更に焼成した状態を示すもので
ある。
り、第１図すは絶縁基板１の上に所謂スクリーン印刷法
により、導体２を印刷し更に焼成した状態を示すもので
ある。
第１図Ｃは、導体２を印刷した絶縁基板１の上に導体２
と同様にスクリーン印刷法で抵抗体３を印刷し、更に焼
成した状態を示すものであり、第１図ｄは各々の抵抗体
３の抵抗値を所定の抵抗値にするためにサンドブラスト
法またはレーザー法等によって抵抗値の修正を行った後
にその抵抗体３を保護するために保護膜４をスクリーン
印刷法で塗布し更に焼成した状態を示すものである。
と同様にスクリーン印刷法で抵抗体３を印刷し、更に焼
成した状態を示すものであり、第１図ｄは各々の抵抗体
３の抵抗値を所定の抵抗値にするためにサンドブラスト
法またはレーザー法等によって抵抗値の修正を行った後
にその抵抗体３を保護するために保護膜４をスクリーン
印刷法で塗布し更に焼成した状態を示すものである。
かかる従来例にあっては、同一絶縁基板上に抵抗値の極
端に異なる抵抗体を形成させる場合、パターン上の操作
だけでは、不可能となり、それぞれの比抵抗インクを使
用して何回分けて印刷する必要があり、更に印刷で得ら
れる抵抗値は必ずしも所定の値とは合致しないために、
サンドブラスト法（ノズルより研磨粉を抵抗体に対して
圧縮エアーと共に噴射して抵抗体を切削し所定の値まで
修正する方式）等によって抵抗値の修正を行う必要があ
るという欠点があり、抵抗値を修正する必要から、あら
かじめ、切削する分だけ抵抗パターンを大きくとってお
く必要があり（抵抗体の許容電力は抵抗パターンの面積
で決まるため）、その為絶縁基板上のパターンも余裕が
なく、集積度が悪いという欠点があった。
端に異なる抵抗体を形成させる場合、パターン上の操作
だけでは、不可能となり、それぞれの比抵抗インクを使
用して何回分けて印刷する必要があり、更に印刷で得ら
れる抵抗値は必ずしも所定の値とは合致しないために、
サンドブラスト法（ノズルより研磨粉を抵抗体に対して
圧縮エアーと共に噴射して抵抗体を切削し所定の値まで
修正する方式）等によって抵抗値の修正を行う必要があ
るという欠点があり、抵抗値を修正する必要から、あら
かじめ、切削する分だけ抵抗パターンを大きくとってお
く必要があり（抵抗体の許容電力は抵抗パターンの面積
で決まるため）、その為絶縁基板上のパターンも余裕が
なく、集積度が悪いという欠点があった。
本発明は上述の欠点に鑑みて抵抗体印刷をして所定の抵
抗値に修正するかわりに、あらかじめ抵抗値を選別しで
ある超小型抵抗素子を各抵抗毎に供給し、同一基板上に
おいて所定の回路を形成する超小型抵抗素子による集積
回路の製造法を提供することを目的とするものである。
抗値に修正するかわりに、あらかじめ抵抗値を選別しで
ある超小型抵抗素子を各抵抗毎に供給し、同一基板上に
おいて所定の回路を形成する超小型抵抗素子による集積
回路の製造法を提供することを目的とするものである。
以下本発明を実施例に基いて詳述する。
第２図ａは超小型抵抗素子用の絶縁基板５を示すもので
ある。
ある。
この場合超小型抵抗素子は、幅１〜３朋長す２〜５ｍｍ
厚み０．３〜１間と非常に小さいため単品としては、生
産性も悪く取扱いも不便であるため第２図すの如く、１
枚の大型基板の中に分割溝６をもうけて区分しである。
厚み０．３〜１間と非常に小さいため単品としては、生
産性も悪く取扱いも不便であるため第２図すの如く、１
枚の大型基板の中に分割溝６をもうけて区分しである。
（この場合素子の数は５００〜８００個／枚に区分され
ている）第２図ｃ、ｃ’は、絶縁基板５の上に、導体７
をスクリーン印刷法で塗布した状態を示すものである。
ている）第２図ｃ、ｃ’は、絶縁基板５の上に、導体７
をスクリーン印刷法で塗布した状態を示すものである。
この場合一般には簡単で且つ安価なスクリーン印刷法を
用いているが特に精密な製法が、要求される場合は蒸着
法を採用することもある。
用いているが特に精密な製法が、要求される場合は蒸着
法を採用することもある。
次に第２図Ｃ２どの状態において抵抗体８を導体７と同
様にスクリーン印刷法で塗布する。
様にスクリーン印刷法で塗布する。
第２図ｇ。ｄ′はその状態を示すものである。
更に第２図ｅ。ｅ′に示す如く、抵抗体８の上部に保護
膜９をスクリーン印刷で塗布する。
膜９をスクリーン印刷で塗布する。
この保護膜９は特殊な接着材の役目も果す材料である。
保護膜９を塗布した後、焼付硬化させて、更にまた基板
５のままで導体７部分に半田１０をディップして超小型
抵抗素子１３を形成する。
５のままで導体７部分に半田１０をディップして超小型
抵抗素子１３を形成する。
第２図ｆは、超小型抵抗素子１３の断面構造を示す。
次に、絶縁基板５は分割溝６に沿って各超小型抵抗素子
１３毎に単品に分割し、更に抵抗値選別を行って、品種
区分される。
１３毎に単品に分割し、更に抵抗値選別を行って、品種
区分される。
第２図ｇ、ｈにおいて、１１は、従来例の第１図すの状
態に相当するもので導体１２を印刷した基板であり、そ
の基板１１上に超小型抵抗素子１３を半田付によって組
立するのである。
態に相当するもので導体１２を印刷した基板であり、そ
の基板１１上に超小型抵抗素子１３を半田付によって組
立するのである。
この組立の際第２図ｅで塗布された保護膜９が機械的に
、基板１１上の所定の位置にマウントされると、機械の
組立部で予熱されている基板１１の熱が保護膜９に接着
性の効果を生じさせてく半田１０が溶解して導体１２と
の間で完全に融着接合がなされるまで位置固定の役目を
果すことになる。
、基板１１上の所定の位置にマウントされると、機械の
組立部で予熱されている基板１１の熱が保護膜９に接着
性の効果を生じさせてく半田１０が溶解して導体１２と
の間で完全に融着接合がなされるまで位置固定の役目を
果すことになる。
本発明にあっては、抵抗体に加熱接着性を有する保護膜
を塗布した超小型抵抗素子を基板上の所定の位置にマウ
ントし、基板の熱による保護膜の加熱接着性を利用して
固定するので、あらかじめ超小型抵抗素子の抵抗値を選
別ができるから、回路を組立る際に適宜な抵抗値を有す
る超小型抵抗素子を所定の位置に固定するだけでよいか
ら、従来のように組立後に抵抗値の修正を行う必要がな
く、このため余分な抵抗パターンなどもいらないから集
積度を高くすることができ、その上保護膜が基板の熱に
より接着性を有することになって半田付の行なわれるま
での仮止めが行なえるという優れた効果を奏する。
を塗布した超小型抵抗素子を基板上の所定の位置にマウ
ントし、基板の熱による保護膜の加熱接着性を利用して
固定するので、あらかじめ超小型抵抗素子の抵抗値を選
別ができるから、回路を組立る際に適宜な抵抗値を有す
る超小型抵抗素子を所定の位置に固定するだけでよいか
ら、従来のように組立後に抵抗値の修正を行う必要がな
く、このため余分な抵抗パターンなどもいらないから集
積度を高くすることができ、その上保護膜が基板の熱に
より接着性を有することになって半田付の行なわれるま
での仮止めが行なえるという優れた効果を奏する。
第１図ｇ乃至ｄは従来例の製造手順説明図、第２図ｇ乃
至ｅ′は本発明実施例に用いる超小型抵抗素子の製造説
明図、第２図ｆは同上の超小型抵抗素子の拡大断面図、
第２図ｇは回路基板の上面図、第２図りは同上の組立説
明図であり８は抵抗体、９は保護膜、１３は超小型抵抗
素子である。
至ｅ′は本発明実施例に用いる超小型抵抗素子の製造説
明図、第２図ｆは同上の超小型抵抗素子の拡大断面図、
第２図ｇは回路基板の上面図、第２図りは同上の組立説
明図であり８は抵抗体、９は保護膜、１３は超小型抵抗
素子である。
Claims (1)
- １ 抵抗体に加熱接着性を有する保護膜を塗布して形成
せる超小型抵抗素子を、これを搭載しようとする基板上
の所定の位置に、上記保護膜と上記基板が接する形でマ
ウントし、上記基板の予熱による上記保護膜の加熱接着
性を利用して上記超小型抵抗素子を上記基板上に仮固定
し、その後上記超小型抵抗素子の電極上の半田と上記基
板上の導体とを融着接合することを特徴とする超小型抵
抗素子による集積回路の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49122196A JPS5826196B2 (ja) | 1974-10-22 | 1974-10-22 | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49122196A JPS5826196B2 (ja) | 1974-10-22 | 1974-10-22 | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5148155A JPS5148155A (en) | 1976-04-24 |
| JPS5826196B2 true JPS5826196B2 (ja) | 1983-06-01 |
Family
ID=14829931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49122196A Expired JPS5826196B2 (ja) | 1974-10-22 | 1974-10-22 | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826196B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125234Y2 (ja) * | 1978-11-17 | 1986-07-29 | ||
| JPS5942065U (ja) * | 1982-09-13 | 1984-03-17 | 松下電器産業株式会社 | 小型電子部品の取付装置 |
| JPS59149043A (ja) * | 1983-02-15 | 1984-08-25 | Matsushita Electric Ind Co Ltd | 電子回路作成装置 |
| JPS60175445A (ja) * | 1984-02-21 | 1985-09-09 | Matsushita Electric Ind Co Ltd | 電子回路の調整方法 |
| JPS60244083A (ja) * | 1984-05-18 | 1985-12-03 | Pioneer Electronic Corp | チツプホ−ル素子及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48108141U (ja) * | 1972-03-17 | 1973-12-14 |
-
1974
- 1974-10-22 JP JP49122196A patent/JPS5826196B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5148155A (en) | 1976-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999003112A1 (fr) | Resistance et son procede de fabrication | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| US4646057A (en) | Method of making chip resistors and in the chip resistors resulting from the method | |
| JPS5826196B2 (ja) | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JP2002231120A (ja) | チップ型電子部品 | |
| JPH05243078A (ja) | チップ形積層セラミックコンデンサおよびその製造方法 | |
| JPH01270301A (ja) | 小型感温低抗器およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JPH04223301A (ja) | 角形チップ抵抗器 | |
| JPS63141301A (ja) | 厚膜回路製造方法 | |
| JPH02122594A (ja) | 回路基板装置 | |
| JP3201118B2 (ja) | チップ抵抗器 | |
| JPS6145464Y2 (ja) | ||
| JP2002231505A (ja) | チップ形抵抗器およびその製造方法 | |
| JPS607363B2 (ja) | チツプ抵抗部品の製造方法 | |
| JPH05152101A (ja) | 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連 |