JPS60244083A

JPS60244083A - チツプホ−ル素子及びその製造方法

Info

Publication number: JPS60244083A
Application number: JP59100132A
Authority: JP
Inventors: Masanori Konuma; 小沼　正憲
Original assignee: Pioneer Corp; Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1984-05-18
Filing date: 1984-05-18
Publication date: 1985-12-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ｊ傾恒伍艷本発明は、ホール索了及テｌ″での製造方法に関ザる。

館現１ｋ　ｊｊｉ従来のホール索子には第１図に承り−１）のがあった。

素子チップ１の電極膜２からライ１フ線４をり〜ド線５
に接続して、素子チップと各ライ１フ線の接続部をエポ
キシ樹脂等で（二＝ルド外装７をメ商１）たホール索子
６である。ｊ：た第２図の如く素子チップ１自体はフ、
ｒライ１〜．マイカ等がＩ−）なる基板８の７１−面に
ＩｎＳｂ、ＩｎΔＳ等かＩうイＴる感磁ｌシつとでれに
接続する０、！ｉ／１ｍ程庶の厚さのＣ，ｕ苦からなる
電極膜１０からなっている。

（１″Ｌ来のホール素子のプリント配線への接続は第３
図の如くイｒされている。マグネツ１〜１５からの磁束
は七−ルドタ［装、ＪＪ板を介して感磁膜９へ金るので
ある。

また、かかるホール素子の製造方法には第１図の如きフ
ローチト−１〜に示づＴ稈を取るものがあった。）Ｔラ
イト、マイカ等からなる入を板に１ｎｓｂ等を蒸着せし
めて、壬の１ツＣｕ　、△１等の金属を母線に蒸着して
電４ｆｉ膜を形成して、ぞの後、形成された感磁膜を保
護するためにパッジベージフンを行い保護膜を形成する
。ぞしｒ、ｇ板スクライブ、素子ヂップトの電極膜とリ
ード線を接続するワイアボンディング、素子チップ全体
を保護するだめのモールド外装、リード線ミＩ′田メッ
キ、及びリード線カッ］へ等の工程を順次行い、検査工
程を絆でホール素子が完成される。

かかる従来の製造方法にお（プる電極膜及び感（１１に
膜形成■稈では蒸着法が用いられ、それらを蒸着する場
合には第５図のように基板８をヒータ２３にて加熱しで
蒸着しようどする金属の蒸着源からその蒸着金属蒸気の
流れにλ１して垂直に基板の主面を軒ｆ持ザるように３
Ｊ扱ホルグ（図示Ｌ！−ず）及びＭＯボー１へ２２を固
定ｊ：１、−は移動自在にして均一なる蒸着を確保して
いた。

しかし４ｒがら、かかる従来のホール素子及びその製）
告方法には、次のＪＪ−″）イＴ問題点があった。

まず、ホール素子の感１良アップには感磁膜を出来るだ
（−Ｊ磁束を発生Ｊるものに近接さＩ！ることが望まし
いのであるが、第３図の如くマグネットと感磁膜との距
頗１（矢印［）は七−ルドタ１装７、リード線５５及び
基板８があるためにそのマグネットと感１１１１膜どの
近接には制限があり、構造的にイの感度アップには限界
があった。

また、ポンディ〕／グされたワイア及び′索子デツプを
保護するためのモールド外装が必要であり、近頃の１−
タの小型化に伴うホール素子の小型化に応えられなかっ
Ｉ、二。

さらに、素子チップどリード線との接続の強ｍやリード
線のモールド外装からのヌケ等の機械的強電の弱さに問
題があった。

また。生産の効率を十けるためには、製造１゛稈数が多
すぎるのであった。

発明の」」そこで、本発明の目的は、十記Ｕｎ照点を解決１Ｊ−べ
くなされたものであり、小型薄型でかつ素子自体の強度
を右するチップホール素子を促イハし、製造工程数の少
ないホール素子の製造方法を提供づることである。

本発明のチップホール素子は、非Ｕ目！［Ｉ？゛ラミッ
ク基板と、基板の主面に形成された感Ｉｉ躾と、基板の
主面に形成されかつ感磁膜に接続した２対の電極膜と、
感ｖｉ１膜と電極膜どの接続部分及び感磁膜を被膜する
保護膜とからなり、電極膜を基板の側面に口って形成し
かつ電極膜の厚さを１．０μｍ以上にして、電極膜の主
面はプリント配線に直接接続されるようになされていこ
とを特徴とするものであり、そのチップホール素子の製
造方法は、非磁性セラミック原板に複数のセラミック基
板を区画する溝を形成する工程と、基板の各々の主面５
− に感磁膜を形成り−る工程と、基板の各々の１−面に形
成されかつ感磁膜に接続する２り・１の電極膜を形成づ
−る１稈ど、感Ｉｉ膜並びに電極と感磁膜との接続部分
を被膜する保護膜を形成する工程とを含み、２対の電極
膜を形成する１−稈にお１プる非磁ｔ’１ｇ　１？ラミ
ツク原板を金属蒸気流の上流方向に向（Ｊかつ上流方向
に対しで傾斜さｊ！静＋Ｉ−ｔＪシめ、基板の各々の接
続部分から基板の側面に口って電極膜を形成することを
特徴どするものである。

害　施　（粗以下、本発明の実施例を図に基づいて説明する。

第６図は、本発明の一実施例であるデツプホール素子３
０の斜視図である。非磁性を有するセラミック基板３１
のコニ面に保護膜３２ど↑而から側面に巨る電極膜３３
とを有したものである、３第７図は、第６図の１’３−
１３′の線におＣ］る断面図である。非磁性セラミック
基板３１の主面に感Ｉｉ膜３４を形成し、その感磁膜に
接続する電極膜３３がその厚さ１．０／１ｍ以−にでか
つ基板の主面から側面にかけて形成されており、感磁膜
ど雷極６− 膜の接合部及び感磁膜を被覆するアルミプの下層及び樹
脂の土層から２ｉる２層構造の（宋護膜３２が設ｉＪら
れている。

第８図は、本発明のチップホール素工をプリン１〜配線
へ接続づるｉ１１！略図を示している。感磁膜３４がプ
リン１〜配線／ＩＯを施したプリンミル基板４１へ向き
、電極膜３３が直接プリン１〜配線へ接触してはんだ７
１３等で電気的に接続しでいる。ｊｊた、マグネッ１〜
４４ｑの磁束を発生さでるものど感磁膜どの間には基板
だ（Ｊとなる。

第９図は、本発明のチップホール素ｒ１７’）　！１１
！Ｊ造方法の実施例のフ［］−］ヂ１１−ｌである。初
めに、非磁性セラミック原板３１′に複数の格子状の基
板３１を区画する溝をダイシングソー等でハーフカッ１
−１−る。その後、洗浄を行い下地を蒸着し−Ｃから、
１ｑられた原板の１−面にマスキングをし、ｌ　ｎｓｂ
を蒸着して感磁膜を形成Ｊる。

次の電極膜を形成する工程では、第１０図に示す概略図
の如く、第１段階として蒸着装買内の蒸着源２１のＭＯ
ボート２２の存在する水平面に垂直ｔ７方向１ｈわ１）
金属熱気流の方向に対してマス１：ング４６を施１ノだ
原板３１−を所定の角度０好；ｌコしく　１．Ｊ／Ｉ（
１−７０度程度に保って該金属蒸気流の１−流方向に向
りで、ぞの原板上に蒸着を行う。

蒸着を停止１−シて、第２段階ど【）で該原板の角度を
保持１ノつつセラミック原板３１′の主面上の１点を通
過する主面の垂直方向の回転軸■に関して１８０１印回
転ｌ！−シめた後、再び蒸着を開始する。この電極１１
う１形成二［稈においては（Ｃｒをまず蒸着してＣｌｊ
をその」−に積層する。ＣＩＪの積層は、第１段階にて
１．０／ｌｍ以上に、第２段階では、１．０／ｌ　ｍ以
−１イれぞれ蒸着Ｊる。これらの第１及び第２段階を取
ることによってＣ，１１からなる電極膜が感磁膜ど接合
１〕つつ２．０／ｌｍ以上の厚さで基板の主面から側面
に口・）で形成される。また、各々の蒸着中ではＭＯボ
ー１〜を静１［させかつ原板の角度を維持しつつ静１１
ざ１！ることが好ましい。さらに、ＣＬＪの第１及び第
２段階での基板への蒸着は第１段階で０，５／ｌｍの厚
さで、第２段階で１゜０μｍの厚さで蒸着を行い、再び
第１段階にして１．０μｍ、第２段階で０．５μｍのＣ
ＩＪ蒸着を続けて行っても食い。

１保護躾をパッシベーションによって形成し次いでその
上に樹脂からなる第２イ＾護層を積層して保護膜３２を
形成して、基板スクライブを行う。

第１１Ａ図は感磁膜３７１を蒸着した基板を区画する溝
５０を有したセラミック原板３１′の平面図である。第
１１Ｂ図は雷１！ｉ膜３３を形成する第１段階の原板３
１′の平面図である。第１１Ｃ図は電極膜３３のを形成
リ−る第２段階の原板３１′の平面図である。第１１１
）図は保護膜３２を蒸着した後の原板３１′の平面図で
ある。第１１Δ′から１１Ｄ′図は各々第１１Ａから１
１１’）図の線ＣＧ　／の断面図である。

その後、半田塗布工程が行われる。直接プリント配線に
接続させるために電極膜−［に半］［１デイプを形成す
るのである。

セラミック原板の各基板に形成されている電極９− 膜表面を半田槽内にて２７０℃で溶融している半田に接
触ざ１！て半田を塗布して半田ディプを形成するのであ
るが、ＣＬＪをの電極膜が薄い場合には食われ現象が起
こり電極膜が熔バ１＋　１’田に削り取られてしまうこ
とがあった。。

例えば、食われ現象は第１表の如く現れる。

第１表第１表では、Ｏが使用可能（−７電極膜を示し、△が食
われ現象発生電極膜を示し、×がｆｌＩ’Ａ落電極膜を
示１゛。また、設定膜〃は基板からＯｒ　、　ＣＬＪか
らなる電極膜表面までの厚さであって、半田接触時間は
電極膜の主面に溶融半田が触れている時間である。通常
のプリン［〜配線に供する半田ディプは約５秒の半［ｌ
接触時間を必要どしており、第１表から１．１４μｍの
設定膜厚以上であれば良い１０− ことが分る。また、１．ＯＩｌｍの設定膜厚があれば食
われ現象を回避出来ることｌ）確かめらね７いる。

その後、［？ラミック原板を区画渦に冶つ了切り本発明
のデツプホール素子かえられる１、勿　宋以上の如く、本発明によれば゛、非１ｉ　１１１セラミ
ツク基板と、基板の主面に形成された感磁膜と、基板の
主面に形成されかつ感磁１１１ｊに接続した２対の電極
膜と、感磁膜並びに感磁膜ど電極膜との接続部分を被膜
する保護膜とからイ、７す、電極［１，ｔを基板の側面
に口って形成して電極膜の主面はプリン１〜配線に直接
接続されるようになるので、ボンディングされたワイア
及び素子チップを保護するための七−ルド外装が不要と
２１す、］？ラミック基板と電極膜との接合が強固にな
り、機械的強度に優れた非Ｉｆｆ　ｔ！ｌ：　ｔラミッ
クを基板どすることで素工白イ４、の強度を高めかつ素
工の小梨薄型化が）ヱ成℃゛−＼’　／、：　、。

さらに、本チップホール索子の製造ｌｊ法は、昇磁ｆ１
セラミック鍵盤に複数のセラミック基板を口面するＷ＋
’＋を形成するＴ程と、基板の名々の主面に感ＩｆｉＩ
ｔ膜を形成゛りる−［稈と、基板の各々の−１−面に形
成されかつ感Ｉｉ１＆　１１％！に１Σ２続する２対の
電極１１９を形成１する１−稈ど、感ＩＩ膜並びに電極
ど感１１１１１１！、！どの接続部分を被膜Ｊる保護膜
を形成リ−る］−稈とを含み、２対の電極膜を形成リ−
る′−「稈にお（）る昇磁ｔ！＋（？ラミックＩｒｉ板
を金属蒸気流の１−流方向に向（Ｊかつ上流方向にλ１
して傾斜さ１！静＋１１！シめるかとによって、１ユ板
の各々の接続部分から基板の側面に頁って電極膜を形成
りることが出３１Ｃる３１．うに４ｖつた。

さらに、１ｄｌ）菰防費用及び作采が必要２７アツセン
ブリ■］稈がＩ′分どイｉり駅間は１Ｊどんど必要とけ
ず、１１−業も従来のものど１１−べて大巾に減少され
る。

／１　、　ｇ＜１＋＋＋イＴ図而の説明第１図は従来の
ホール素工の斜視図であり、第２図は従来のホール索子
の断面図であり、第３図【、１．従来の７１＼−ル１４
　Ｙをプリン１〜配線に接続１ノでいるくことを示？ｌ
概略図であり、ｕｌ　／Ｉ図１３１従来の小−ル素子の
製）前方法を示すフ［１−ブヤ−１〜であり、第５図は
ｒｆ来のホール’Ａ’＜　ｒの製’ｊ’ｊ’ＨｊＪ法に
お【−）る蒸着方法のＩα略図であり、第６図は本発明
のデツプホール素子の斜視図であり、第７図は本発明の
チップホール素子の線１１−１’３　’の断面図１・あ
り、第８図は本発明のチップホール素子をプリン１〜配
線に接続していることを示り゛概略図で（１うり、５Ｈ
Ｑ図は本発明のチップホール素子の製造１）法を示Ｊ−
ノローヂャ−１〜であり、第１０図は本発明のチップホ
ール素子の製造方法にお【−」る蒸着り法の概略図であ
り、第１１Ａ図から第１１１）図までは蒸活■［稈の順
序を示すセラミック原根の。１−の蒸右膜の平面図であ
り、第１１１）′図までは第１１Δ図から第１１Ｄ図ま
での各断面図である。

１［型部分の符号の説明３０・・・・・・デツプホール素子３１・・・・・・非磁性セラミック基板３１′・・・・
・・非磁性セラミック原板３２・・・・・・保護膜３３・・・・・・電極膜３／Ｉ・・・・・・感磁膜５０・・・・・・ｆＭ１３− 口語の浄ご（内容に変更なし）ろ第４図毛３ｙ４６３− 葬７う図本ろ面ｎ秦７　図＃８　図Ｌｑ　図手糸請うネ山管■己ｔ１昭和５９４１−？ｉ、月１ｚ日特許庁長官　殿１、事件の表示昭和５９イ［特８′Ｆ願第１００１３２円２、発明の名
称チップホール素子乃−υ優ｃｒ、ｑ−ｉｉｉ３、補正を
する者事件との関係　特訂出願人住　所　東京都目黒区目黒１丁目４番１″；′ｉ名　称
　（５０１）パイＡニア株式会ネ１４、代理人　〒１０
４住　所　東卓都中央区銀Ｊ’ｌへ３７−　［−１１０？
ＩＫ　９号６、補正により増加り−る発明の数　なし７
、補正の対象　明細書の［発明の詳細な説明Ｉ及び１図
面の簡単な説明−１の各欄並びに図面８、補正の内容（１）発明の詳細な説明の欄（イ）第６頁第１６行目のｒＢ−Ｂ’　ＪをＦ　Ｂ　−
８−１と訂正する。

（ロ）第７頁第１３行目のｌ３ｌ’Ｊをｌ３ｌａＪと訂
正する。

（ハ）第８頁第２行目のｌ３ｌ’ｊをｌ３ｌ、１−１と
訂正する。

（ニ）第８頁第６行目のｌ３ｌ’Ｊをｌ３ｌａＪと訂正
する。

（小）第９頁第８行目の「第１１Ａ図」を［第１１図１
と訂正する。

（へ）第９頁第９行目のｌ３ｌＭをｆ’３１ａＪと訂１
：′？ｌる。

（ト）第９頁第１０行目の「第１１１３図」を「第１３
図１と訂正する。

（ヂ）第９頁第１１行目のｌ３ｌ’Ｊをｌ３ｌａｊとＷ
Ｉ正する。

（１月第９頁第１１行「１の「第１１Ｃ図１を［第１５
図、１と訂正する。

（ヌ）第９頁第１２行目のｌ３ｌ’Ｊをｌ３ｌａＪと訂
正する。

（ル）第９頁第１３行目の［第１１ｎ図１を１−第１７
図１２− と訂正する。

（ヲ）第９頁第１４行目のｌ３ｌ’Ｊをｌ３ｌａ　Ｊと
訂正する。

（ワ）第９頁第１４行目から同頁第１６ｔ１目までの［
第１１Ａ′・・・・・・断面図である。］の文を［第１
２図は第１１図の、第１４図は第１３図の、第１６図は
第１５図の、第１８図は第１７図の各々の線Ｃ−Ｃにお
ける断面図である。１とｎ正する。

（２）図面の簡単な説明の欄（イ）第１２頁第１／１行目の１４．簡単な図面の説明
−１を「４、図面の簡単な説明１ど訂正する。

（ロ）第１３頁第３行目のｌ１ｌ−Ｂ’ｊをｒ　Ｒ−１
３−１ど訂正する。

（ハ）第１３頁第９行目から同頁筒１２行目までの１第
１１Ａ図・・・・・・断面図である。］を［第１１図か
ら第１８図までは蒸着二［稈におけるセラミック原板］
−の各積層膜の状態を示寸説明図である。１と訂正する
。

（ニ）第１３頁第１６行目のｌ３ｌ’Ｊをｌ３ｌａＪと
訂正する。

（３）全図面を別途添付図面の如く補正７する。

Claims

【特許請求の範囲】

（１）　非磁性セラミック基板と、前記基板の主面に形
成された感磁膜と、前記基板の主面に形成されかつ前記
感磁膜の端部に電気的に接続した２対の電極膜と、少イ
ｒくども前記感磁膜ど前記電極膜との接続部分及び前記
感磁膜を被膜４る保ｉρ膜とからなり、前記電Ｉ！ｉ股
を前記基板の側面に百って形成せしめて、前記電極膜の
二１−面はプリント配線に直接電気的に接続され得るに
うになされ−（いことを特徴とするデツプホール素子。
（２）　非磁性セラミックｌｌｉ盤に複数のセラミック
基板を画定づる渦を形成する工程と、前記にを板の各々
の主面に感磁膜を形成する工程と、前記基板の各々の主
面に形成されかつ前記感１ｉ膜に接続する２対の電極膜
を形成する工程と、前記感磁膜並びに前記電極と前記感
磁膜どの接続部ブ）を被Ｅ！−ｔＪ−る保護膜を形成す
る１−程とを含み、前記２対の電極膜を形成するＹ稈に
お（づる前記非磁性セラミック原板を金属蒸気流の１゛
流方向に向（」かつ前記十流ブ）向に対して１１ｎ斜さ
１ｉ−静＋ｌ：　ＩＬ　Ｌ／め、＾ｔ１記基板基板々の
＋ｉｉｆ記接続部分から前ｎ［！　にＩ仮の側面に戸っ
て前記電極膜を形成することを１！１徴とづるチップホ
ール素子の製造方法。