JPH09260741A - 磁気抵抗素子およびその製造方法 - Google Patents

磁気抵抗素子およびその製造方法

Info

Publication number
JPH09260741A
JPH09260741A JP8067726A JP6772696A JPH09260741A JP H09260741 A JPH09260741 A JP H09260741A JP 8067726 A JP8067726 A JP 8067726A JP 6772696 A JP6772696 A JP 6772696A JP H09260741 A JPH09260741 A JP H09260741A
Authority
JP
Japan
Prior art keywords
electrode
wiring electrode
insulating protective
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8067726A
Other languages
English (en)
Other versions
JP3684658B2 (ja
Inventor
正行 ▲高▼橋
Masayuki Takahashi
Masanori Samejima
正憲 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP06772696A priority Critical patent/JP3684658B2/ja
Publication of JPH09260741A publication Critical patent/JPH09260741A/ja
Application granted granted Critical
Publication of JP3684658B2 publication Critical patent/JP3684658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 絶縁性の保護膜と露出電極との間にすきまが
存在すると耐湿等の面で信頼性が得られない。また、す
きまをなくして絶縁性の保護層を形成するとスルーホー
ル内部に絶縁性の保護膜が入り込む可能性があるため、
はんだぬれ性を劣化させる。上述の課題を解決し、信頼
性の向上した磁気抵抗素子およびその製造方法を提供す
ることを目的とする。 【解決手段】 少なくとも強磁性薄膜15を覆うように
かつ配線電極14の一部が露出するようにかつスルーホ
ールに絶縁性の樹脂が流れ込まないように第1、第2の
絶縁性保護層16,17を形成し、少なくとも露出され
た配線電極14を覆うように導電性保護層18を設け、
側面電極12および導電性保護層18にはんだめっき層
19を形成することにより、信頼性の向上が得られ、か
つはんだぬれ性の劣化が防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、磁気抵抗素子およ
びその製造方法に関するものである。
【0002】
【従来の技術】従来例としては、実願平1−86494
号(実開平3−27060号)のマイクロフィルムのも
のが知られている。
【0003】図8は従来の磁気抵抗素子の断面図、図9
は同模式図である。図において、1はチップ型基板であ
る。2は基板1の上面と側面を覆うように設けられたグ
レーズ層である。3はグレーズ層2の上面の側部に設け
られた配線電極である。4はそれぞれの配線電極3と電
気的に接続するようにグレーズ層2の上面に設けられた
磁気抵抗体膜である。5は少なくとも磁気抵抗体膜4を
覆うように設けられた絶縁性の保護膜であり、二酸化珪
素等が用いられている。6は配線電極3と電気的に接続
するようにチップ型基板1の側面に略コ字状に設けられ
た露出電極であり、例えばパラジウム銀系材料が用いら
れる。
【0004】以上のように構成された従来の磁気抵抗素
子について、以下にその製造方法を説明する。
【0005】まず、上面に縦および横方向に切込み線が
形成されるとともにこの縦および横方向の切込み線の交
点に上面から下面にかけて貫通して設けられた円筒上の
スルーホールを有するセラミック板の所定部分にグレー
ズ層2を形成し、次にグレーズ層2の上面のスルーホー
ルの近傍およびスルーホール内部の所定位置に厚膜導体
ペーストを印刷して配線電極3を形成する。
【0006】次に、セラミック板の上面のスルーホール
の周囲を囲むように厚膜導体ペーストをスクリーン印刷
し、余分な厚膜導体ペーストをスルーホール内に供給し
露出電極6を形成する。
【0007】次に、セラミック板を分割した後に、個々
の磁気抵抗素子を形成する基板1に対して蒸着によりパ
ーマロイ等の磁気抵抗体膜4を形成する。
【0008】最後に、少なくとも磁気抵抗体膜4を覆い
かつ露出電極6に接しないように二酸化珪素等を塗布・
乾燥し、絶縁性の保護膜5を形成して、磁気抵抗素子を
製造するものである。
【0009】以上のように、構成・製造された従来の磁
気抵抗素子について、以下にその動作を説明する。
【0010】図10は本発明の一実施の形態における磁
気抵抗素子を磁気式ロータリーエンコーダに組み込んだ
使用例を示す模式した斜視図である。
【0011】図10に示すようにN極およびS極を交互
に所定のピッチで着磁することにより、エンコーダの出
力パルス数に応じた磁気記録部が回転ドラム8の外周部
に設けられている。図10で回転ドラム8の磁気記録部
の外側に積層型磁気抵抗素子7が近接して配置されてい
る。ロータリーエンコーダのエンコーダ軸9が回転する
ことで、積層型磁気抵抗素子7の磁気抵抗体膜を通過す
る回転ドラム8のN極およびS極の磁界を検出し電気信
号に変換する。磁気式ロータリーエンコーダは回転軸の
回転速度および回転角度を検出して制御するために用い
られる。
【0012】
【発明が解決しようとする課題】上記従来の構成では、
絶縁性の保護膜5と露出電極6との間にすきまがあり、
配線電極3がむき出しになっているため、耐湿性等の面
で信頼性が得られない。また、絶縁性の保護膜5と露出
電極6とのすきまをなくして絶縁性の保護膜5を形成す
ることは、絶縁性の保護膜5と露出電極6との密着性が
悪いために、その部分での信頼性が得られない。また、
絶縁性の保護膜5がスルーホール内部まで入り込む可能
性があり、はんだぬれ性まで劣化させる。更に、絶縁性
の保護膜5と露出電極6との間にすきまがあるため、は
んだめっきを行うと配線電極3と絶縁性の保護膜5との
間にめっき処理液が入り込んでしまい磁気抵抗体膜4に
悪影響を及ぼすという課題を有していた。
【0013】本発明はこのような上述の課題を解決し、
信頼性の向上した磁気抵抗素子およびその製造方法を提
供するものである。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明は、少なくとも露出された配線電極を覆うよう
に設けられた導電性保護層を設けるものである。
【0015】
【発明の実施の形態】本発明の請求項1記載の発明は、
基板と、前記基板の少なくとも上面の側部から側面にか
けて設けられた2つ以上の側面電極と、前記基板の略中
央部に前記側面電極と接しないように設けられた平坦層
と、前記側面電極と平坦層とを跨ぐように前記基板の上
面に設けられた配線電極と、前記平坦層と配線電極との
上面に前記配線電極の上面の一部が露出するように設け
られた強磁性薄膜と、少なくとも前記強磁性薄膜を覆う
ように設けられた絶縁性保護層と、少なくとも露出され
た前記配線電極を覆うように設けられた導電性保護層と
からなるものである。
【0016】また、請求項2記載の発明は、請求項1記
載の発明の絶縁性保護層は、少なくとも2層以上であ
る。
【0017】また、請求項3記載の発明は、スルーホー
ルを有する原基板の前記スルーホールに側面電極を形成
する工程と、前記原基板の隣接するスルーホールの交点
の略中央に平坦層を形成する工程と、前記側面電極と平
坦層とを跨ぐように配線電極を形成する工程と、前記配
線電極と平坦層を上面に前記配線電極の一部が露出する
ように強磁性薄膜を形成する工程と、少なくとも前記強
磁性薄膜を覆うように絶縁性保護層を形成する工程と、
露出された前記配線電極を覆うように導電性保護層を形
成する工程と、前記スルーホール間を切断する工程とか
らなるものである。
【0018】以下、本発明の一実施の形態における磁気
抵抗素子について、図面を参照しながら説明する。
【0019】図1は本発明の一実施の形態における磁気
抵抗素子の断面図、図2は同要部である絶縁性保護層と
導電性保護層とはんだめっき層とを外した上面図であ
る。
【0020】11は四隅に切り欠きを有するアルミナか
らなる角型の基板である。12は基板11の4箇所のそ
れぞれの切り欠きの上面から側面を経て下面の側部に設
けられた銀−パラジウム等からなる側面電極である。1
2a,12b,12c,12dはそれぞれ図1において
基板11の四隅に設けられた側面電極である。13は基
板11の上面の略中央に側面電極12と接しないように
設けられたガラスからなる平坦層である。この平坦層1
3は後述するパーマロイからなる強磁性薄膜を精度よく
パターン形成するために形成している。また、後から形
成する強磁性薄膜に大きな段差を発生しないように、そ
の周辺部においては、その厚みに緩やかな傾斜をもたせ
て形成している。14は基板11の上面に形成されたそ
れぞれの側面電極12と平坦層13とを跨ぐように設け
られたニクロムとニッケルとからなる配線電極であり、
平坦層13と後述するパーマロイからなる強磁性薄膜と
の段差部を補強し、強磁性薄膜と側面電極12との電気
的導通を得るために設けており、厚みは総厚3000Å
とした。15は平坦層13と配線電極14との上面に配
線電極14の一部が露出するように設けられたパーマロ
イからなる所望のパターンを有する強磁性薄膜であり、
その磁気的および電気的特性から総厚500〜2000
Åで形成している。P1,P2,P3,P4はそれぞれ
図1の基板上面からみた強磁性薄膜の磁気感知部であ
る。16,17は少なくとも強磁性薄膜15を覆うよう
に設けられたフェノール系の樹脂等からなる第1、第2
の絶縁性保護層である。ここで、絶縁性保護層を2層形
成することでピンホールの影響が除去でき総厚30μm
とした。また、その強磁性薄膜15を外的要因から保護
する目的からは全面に形成されるのが良いが、印刷時に
絶縁性の樹脂がスルーホール内部に流れ込み側面電極1
2を覆ってしまうため、はんだ付け性が悪くなる。した
がって本実施の形態では粘度300〜600PSの絶縁
性樹脂を用いて、かつ側面電極12と第1、第2の絶縁
性保護層16,17との間に200〜500μmのすき
まをもたせることで絶縁性樹脂がスルーホールに流れ込
むのを防いでいる。18は少なくとも露出された配線電
極14を覆うように設けられた銀−レジン等からなる導
電性保護層であり、スルーホール内部にも流れ込むよう
に約30μmで形成した。19ははんだ付け性を確保す
るために側面電極12と導電性保護層18とを覆うよう
に設けられた錫−鉛合金等からなるはんだめっき層であ
る。
【0021】以上のように構成された磁気抵抗素子につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
【0022】図3は本発明の一実施の形態における磁気
抵抗素子の工程図、図4は同断面を示す工程図である。
【0023】まず、図3(a)に示すように、スルーホ
ール21を有するアルミナからなる原基板22の上面に
銀−パラジウムからなる厚膜導体ペーストを印刷・乾燥
した後、下面に銀−パラジウムからなる厚膜導体ペース
トを印刷しスルーホール21内に余分な厚膜導体ペース
トを供給し焼成することで側面電極12を形成する。
【0024】次に、側面電極12に接しないように設け
られたパターンを有するマスクを用いて図3(b)に示
すように、原基板22の上面にガラスからなるペースト
を印刷・焼成することで平坦層23を形成する。
【0025】次に、図3(c)に示すように、原基板2
2の上面に側面電極12と平坦層23とを跨ぐように設
けられたパターンを有するマスクを重ねて、第1層にニ
クロム、第2層にニッケルとを真空蒸着して、配線電極
14を形成する。
【0026】次に、図3(d)に示すように、原基板2
2の配線電極14と平坦層23との上面にパーマロイか
らなる強磁性材料を真空蒸着しエッチングすることで、
所望パターンを有する強磁性薄膜15を形成する。
【0027】次に、図3(e)に示すように、原基板2
2の上面に少なくとも強磁性薄膜15を覆うようにかつ
スルーホール21に絶縁性の樹脂が流れ込まないように
かつ配線電極14の一部が露出するように設けられたマ
スクを用いて、フェノール系からなる樹脂を印刷・焼成
することで第1、第2の絶縁性保護層16,17を形成
する。
【0028】次に、図3(f)に示すように、原基板2
2の上面に少なくとも露出された配線電極14を覆うよ
うに設けられたマスクを用いて、導電材料からなる樹脂
を印刷・焼成することで導電性保護層18を形成する。
【0029】次に、図3(f)に示すように、原基板2
2において、隣接するスルーホール間で分割し図4
(f)に示すように個片にする。
【0030】最後に、図4(g)に示すように、基板1
1の側面電極12および導電性保護層18に錫−鉛合金
等からなるはんだめっき層19を形成して、磁気抵抗素
子を製造するものである。
【0031】以上のように構成・製造された本発明の一
実施の形態における磁気抵抗素子について以下に信頼性
試験を行った結果を説明する。
【0032】まず、湿中通電試験において従来構造品で
は約500時間で断線不良が発生していたが、本構造品
においては寿命が約3倍まで改善される結果が得られ
た。また、はんだめっき層を形成した後、湿中通電試験
を行うと従来構造品では約250時間で断線不良が発生
していたが、本構造品においては寿命が約4倍まで改善
される結果が得られた。
【0033】以上のように構成・製造された本発明の一
実施の形態における磁気抵抗素子について以下にその動
作を説明する。
【0034】図5は本発明の一実施の形態における磁気
抵抗素子の等価回路図、図6は同要部である磁気抵抗素
子の磁気感知部に対する磁界印加方向を表した模式図、
図7は同使用例を示す斜視図である。
【0035】強磁性薄膜を用いた磁気抵抗素子は一般的
に長手方向を有する短冊に形状を加工することで形状磁
気異方性を得ることが知られており、長手方向と直角に
磁界が加わるとその抵抗値が減少することが知られてい
る。図2においてP1からP4はそのような目的で形成
された磁気感知部であり、図5に示すR1,R2,R
3,R4はそれぞれ磁気感知部P1,P2,P3,P4
の抵抗値である。図6に示すように磁気抵抗素子に磁界
が加わると前述の形状磁気異方性の関係からR1とR3
が、またこの磁界と直角に同じ強度の磁界が加わるとR
2とR4が同等な抵抗値変化を示すことになる。
【0036】図7に示すように実装基板32に、N極お
よびS極が交互に着磁された回転ドラム33と回転ドラ
ムの外周部に磁気抵抗素子31とがはんだ付けされて設
けられている。図7に示すように回転ドラム33が回転
することで、磁気抵抗素子31に回転ドラムからの漏れ
磁界が印加される。そうすると図5の等価回路図におい
てR1およびR3の抵抗値が変動する。そのためR1‖
R2,R3‖R4における抵抗の分圧比が変動する。と
ころで12a−12c間に定電圧が印加されているた
め、この漏れ磁界強度が変動すると12bおよび12d
の出力電圧が磁界強度Hに応じて正弦波的に変動する。
この出力電圧の変動を検出することで、回転ドラム33
の回転速度および回転角度を検出して制御する。
【0037】なお、本発明の一実施の形態では強磁性薄
膜にパーマロイを例にして説明したが、これは磁気抵抗
効果を有する強磁性材料としても同様の効果が得られ
る。
【0038】
【発明の効果】以上のように本発明によれば、導電性保
護層を設けることで側面電極と絶縁性保護層とのすきま
がなくなるため、耐湿性等の面での信頼性を得ることが
できるという有利な効果が得られる。また、スルーホー
ル内部へ導電性保護層樹脂が流れ込んでも、側面電極の
はんだぬれ性が劣化せず、従来と同等である。
【0039】また、本実施例に示した導電性保護層を設
けることでめっき処理液の浸入が防止でき、容易にはん
だめっき層が形成できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における磁気抵抗素子を
示す断面図
【図2】同要部である絶縁性保護層と導電性保護層とは
んだめっき層とを外した上面図
【図3】同工程図
【図4】同断面を示す工程図
【図5】同等価回路図
【図6】同要部である磁気抵抗素子の磁気感知部に対す
る磁界印加方向を表した模式図
【図7】同使用例を示す斜視図
【図8】従来の磁気抵抗素子の断面図
【図9】同模式図
【図10】同使用例を模式した斜視図
【符号の説明】
11 基板 12 側面電極 13 平坦層 14 配線電極 15 強磁性薄膜 16 第1の絶縁性保護層 17 第2の絶縁性保護層 18 導電性保護層 21 スルーホール 22 原基板 23 平坦層 31 磁気抵抗素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板の少なくとも上面の側
    部から側面にかけて設けられた2つ以上の側面電極と、
    前記基板の略中央部に前記側面電極と接しないように設
    けられた平坦層と、前記側面電極と平坦層とを跨ぐよう
    に設けられた配線電極と、前記平坦層と配線電極との上
    面に前記配線電極の上面の一部が露出するように設けら
    れた強磁性薄膜と、少なくとも前記強磁性薄膜を覆うよ
    うに設けられた絶縁性保護層と、少なくとも露出された
    前記配線電極を覆うように設けられた導電性保護層とか
    らなる磁気抵抗素子。
  2. 【請求項2】 絶縁性保護層は、少なくとも2層以上で
    ある請求項1記載の磁気抵抗素子。
  3. 【請求項3】 スルーホールを有する原基板の前記スル
    ーホールに側面電極を形成する工程と、前記原基板の隣
    接するスルーホールの交点の略中央に平坦層を形成する
    工程と、前記側面電極と平坦層とを跨ぐように配線電極
    を形成する工程と、前記配線電極と平坦層を上面に前記
    配線電極の一部が露出するように強磁性薄膜を形成する
    工程と、少なくとも前記強磁性薄膜を覆うように絶縁性
    保護層を形成する工程と、露出された前記配線電極を覆
    うように導電性保護層を形成する工程と、前記スルーホ
    ール間を切断する工程とからなる磁気抵抗素子の製造方
    法。
JP06772696A 1996-03-25 1996-03-25 磁気抵抗素子およびその製造方法 Expired - Fee Related JP3684658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06772696A JP3684658B2 (ja) 1996-03-25 1996-03-25 磁気抵抗素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06772696A JP3684658B2 (ja) 1996-03-25 1996-03-25 磁気抵抗素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09260741A true JPH09260741A (ja) 1997-10-03
JP3684658B2 JP3684658B2 (ja) 2005-08-17

Family

ID=13353262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06772696A Expired - Fee Related JP3684658B2 (ja) 1996-03-25 1996-03-25 磁気抵抗素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3684658B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077742A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 磁気抵抗素子
JP2000150983A (ja) * 1998-08-31 2000-05-30 Asahi Kasei Denshi Kk ホ―ル素子およびその製造方法
JP4846955B2 (ja) * 2000-04-06 2011-12-28 旭化成エレクトロニクス株式会社 磁電変換素子
JP2020178045A (ja) * 2019-04-18 2020-10-29 パナソニックIpマネジメント株式会社 磁気抵抗素子およびその製造方法
WO2022107764A1 (ja) * 2020-11-23 2022-05-27 パナソニックIpマネジメント株式会社 磁気センサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150983A (ja) * 1998-08-31 2000-05-30 Asahi Kasei Denshi Kk ホ―ル素子およびその製造方法
JP2000077742A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd 磁気抵抗素子
JP4846955B2 (ja) * 2000-04-06 2011-12-28 旭化成エレクトロニクス株式会社 磁電変換素子
JP2020178045A (ja) * 2019-04-18 2020-10-29 パナソニックIpマネジメント株式会社 磁気抵抗素子およびその製造方法
WO2022107764A1 (ja) * 2020-11-23 2022-05-27 パナソニックIpマネジメント株式会社 磁気センサ

Also Published As

Publication number Publication date
JP3684658B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
US6982624B2 (en) Chip resistor
JP3404249B2 (ja) 磁気センサ
US5197804A (en) Resistance temperature sensor
JPH11144904A (ja) チップ電子部品
JP3684658B2 (ja) 磁気抵抗素子およびその製造方法
JPH09205004A (ja) チップ抵抗器及びその製造方法
JP2004031800A (ja) チップ型複合部品及び複合部品の製造方法
JP2000077742A (ja) 磁気抵抗素子
JP2697375B2 (ja) 電流検出ユニット
JPH0963805A (ja) 角形チップ抵抗器
JP2000299203A (ja) 抵抗器およびその製造方法
JP2003297670A (ja) チップ型複合部品
JP3353037B2 (ja) チップ抵抗器
WO2021161630A1 (ja) 硫化検出センサ
JPH0728060B2 (ja) 磁気低抗素子
JP2000299342A (ja) バンプ電極及びその製造方法
JPH0513206A (ja) トリミング抵抗
JP2003107114A (ja) 抵抗器の抵抗値測定方法
JP2022114984A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JPH03201584A (ja) 磁気センサ
JPH11273901A (ja) チップ型抵抗器の構造
JP2004031795A (ja) チップ型複合部品及び複合部品の製造方法
JPH02264403A (ja) 高電圧用可変抵抗器
JPH08321414A (ja) ネットワーク抵抗器
JPH03200384A (ja) 磁気センサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

LAPS Cancellation because of no payment of annual fees