JPH0277101A - 混成集積回路用厚膜チップ抵抗及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、混成集積回路基板に搭載するための新規な形
状の超小型厚膜チップ抵抗及びその製造方法に関するも
のであり、更に詳しくは薄膜抵抗にかえて使用すること
ができる新規な形状の超小型７膜チップ抵抗及びその製
造方法に関するものである。

［従来の技術］ 混成集積回路基板に搭載する抵抗体には厚膜チップ抵抗
、厚膜抵抗、薄膜抵抗チップ等がある。

従来、厚膜チップ抵抗には、外形サイズが３．２Ｘ　１
．６ｍｍ　、２　Ｘ　１．２５ｍｍで、通常、抵抗温度
係数士１１００ｐｐ／　ｔ、精度±１％、最高でもそれ
ぞれ±１００　ｐｐｍ／ｌ、±１％程度であり、このよ
うな厚膜チップ抵抗の製造の１例を示せば、チ３コレー
トブレーク用のブレークラインを入れたアルミナ基板上
に、抵抗素子との接触電極となる導電ペーストを印刷し
、焼成する。さらに抵抗体となる抵抗ペーストとを印刷
し、焼成した後、トリミングして抵抗値を修正する。つ
づいてオーバーコートガラスを印刷し、焼成する。この
ようにして印刷、焼成して得られた厚膜基板上の電極の
中心部を２分割するように切断し、この切断面に導電ペ
ーストを印刷し、焼成する。

ついで、これをブレークラインにそって切断してチップ
抵抗の形状とする。

このようにして得られた厚膜チップ抵抗は、混成集積回
路基板に搭載する場合、外形サイズが２Ｘ　１．２５ｍ
ｎ＋程度のものが使用される。

また厚膜抵抗または抵抗網は、混成集積回路用のセラミ
ック基板上に抵抗ペーストを印刷することにより形成さ
れるもので、したがって厚膜抵抗及び抵抗網は、基板に
形成された後、トリミングまたはファンクショントリミ
ングをして抵抗値を修正することが行われる。

前記の抵抗体のうち、特に薄膜抵抗チップは、高精度か
つ高機能の混成集積回路を有するセラミック基板に、実
装されていることが多い。

［発明が解決しようとする問題点］ しかしながら、混成集積回路用のセラミック基板上に抵
抗ペーストを印刷することにより形成される厚膜抵抗及
び抵抗網は、トリミングまたはファンクショントリミン
グをして抵抗値を修正するので、修正を失敗した場合、
厚膜抵抗及び抵抗網のみを取り代えることができないの
で、基板全体の修復は実質的に不可能であり、特に高精
度かつ高機能の混成集積回路を有するセラミック基板上
には、ＶＬＳＩベアチップ等の高価な部品が実装されて
いるので、このような基板に設けられた抵抗等が不良で
あることがわかった場合、抵抗等の交換ができず、基板
全体を処分しなければならないので、コスト的にも大き
な損失となった。

また高精度かつ高機能の混成集積回路を有するセラミッ
ク基板に、薄膜抵抗チップを実装した場合は、−船釣に
高価となり、コスト的に好ましいものではない。

更に混成集積回路基板に、前述の如く製造した厚膜チッ
プ抵抗を搭載する場合は、小さいものでも外形サイズが
２　Ｘ　１．２５ｍｍ程度と大きいので、一層の高精度
かつ高機能の混成集積回路に対しては、大き過ぎる欠点
があり好ましくなく、仮に厚膜技術における量産レベル
で行なった場合は、電極の幅を０．２ｍ＋ｓ程度にする
のが限度であり、これ以下にする如き超小型厚膜チップ
抵抗の製造に、厚膜技術を適用することはできなかった
。したがって超小型厚膜チップ抵抗を製造する方法の出
現が望まれていた。

そこで、本発明者等は、前記の問題点に鑑み、前述の如
き厚膜抵抗チップのサイズをできるだけ小さくし、かつ
薄膜抵抗チップにかえて使用することができるような電
気的特性の得られる如き製造方法を得ると共に、高価な
電子部品、例えば、前述の如きＶＬＳＩベアチップ等の
部品が実装されたセラミック基板が厚膜抵抗チップ等に
おける不良のために、基板全体を破棄してしまうような
事態を避け、基板に実装された厚膜抵抗チップを交換す
ることができるような超小型厚膜チップ抵抗を得るため
に、種々研究をした結果、本発明はなされたものである
。

したがって、本発明の目的は、薄膜抵抗チップにかえて
使用することができるような電気的特性を有する超小型
の厚膜抵抗チップであって、厚膜抵抗チップ並びに高価
な電子部品、例えば、前述の如きＶＬＳＩベアチップ等
の部品が実装されたセラミック基板において、厚膜抵抗
チップが不良の場合に、これη交換できるような新規な
超小型の厚膜チップ抵抗及びその製造方法を提供するこ
とにある。

［問題点を解決するための手段］ したがって、本発明の前記目的は、セラミック基板の全
表面に設けられた抵抗体被膜上の両端部に電極を有する
ことを特徴とする混成集積回路用厚膜チップ抵抗及びセ
ラミック基板の全表面に抵抗ペーストを被覆した後、焼
成して抵抗体被膜を形成し、得られた抵抗体被膜を有す
る面に所望の線幅で導体ペーストを設けた後、焼成して
電極用導体を形成し、つづいて、これらの電極用導体間
に保護膜を形成した後、焼成することにより、チップ抵
抗形成用厚膜基板を得、得られたチップ抵抗形成用厚膜
基板上の電極用導体を有する方向に対して直角方向に切
断し、ついで、電極用導体の線幅の中心線に沿ってスク
ライビングして２分割することにより混成集積回路用厚
膜チップ抵抗を製造する方法によって達成された。

次に本発明を更に具体的に説明する。

本発明で用いられる混成集積回路に実装される厚膜チッ
プ抵抗は、超小型厚膜チップ抵抗に属するもので、この
抵抗の構成は、セラミック基板の全表面に抵抗体被膜が
設けられ、しかもその抵抗体被膜上の両端部に電極を有
する点に構造的な特徴があるもので、この構造は、本発
明の製造方法を用いて始めて実現することができたもの
である。外形サイズが最大で０．５ｍｍ　ｘ　０．５ｍ
ｍであり、好ましくは０．５ｍｍ　ｘ　０．３ｍｍ以下
である。

また前記超小型厚膜チップ抵抗の厚さは、０．２＋ｕｍ
〜０．７　ｍｍである。

本発明で用いられる超小型厚膜チップ抵抗の電気的特性
は、抵抗温度係数±５０ｐｐｎ＋／’ｅ、精度±０．５
％を有する。

本発明の超小型厚膜チップ抵抗の製造方法では、セラミ
ック基板の全面に抵抗体を形成した後、電極を両端上面
に設ける構造となっており、これにより抵抗体の大きさ
を極端に小さくすることができ、更にその製造方法自体
非常に簡単となる。

本発明で用いられるセラミック基板としては、通常この
技術分野において用いられるもので、例えばアルミナ基
板が好ましく用いられる。

抵抗ペーストとしては、ＲｕＯ２系、Ｂｉ２Ｏ，系、Ｉ
ｎＯ□系、ＰｄＯ−Ａｇ系等が用いられるが、好ましく
は、ＲｕＯ２系が用いられる。

導電ペーストとしては、Ｃｕ、　Ｐｄ−Ａｇ、　Ｐｔ−
八ｇ１Ａｕ。

Ｐｔ−Ａｕ、　Ｐｄ−Ａｕ等の金属または合金を含むペ
ーストが用いられる。

更に保護膜としては、例えばガラスコート等が用いられ
る。

本発明で用いられる抵抗ペースト、導電ペーストの適用
手段並びに保護膜の形成及び焼成等は、通常の厚膜製造
技術が利用され、特に印刷法としてはスクリーン印刷法
を用いて行うのが好ましい。

本発明で用いられる超小型厚膜チップ抵抗の抵抗値の修
正は、抵抗体の分割（ダイシング）の前、工程中または
後で行うことができる。

本発明において、セラミック基板上に設けられた抵抗体
の分割方法は、ダイシング技術を用いて行なわれ、具体
的にはセラミック基板に抵抗体被覆及び電極用導体を設
けてた後、焼成等の通常の工程を経てからダイシングす
ることにより、スクライブラインを基板の途中まで入れ
、後でブレイクする方法や該工程を経た後、得られた基
板の裏面に、裏打ち接着フィルムを貼り、ダイシングし
た後、該フィルムを引き伸ばすことのより個々に分離す
る方法等がある。このようにダイシング技術を用いるこ
とにより、電極導体の幅を０．１ｍｍ程度までスクライ
ブすることができる。

本発明では、セラミック基板に搭載される、超小型厚膜
チップ抵抗を含む混成集積回路は高精度かつ高機能のも
のが好ましいが、必ずしもこれに限定されるものではな
い。即ち本発明で用いられる超小型厚膜チップ抵抗は、
通常用いられる混成集積回路または高精度かつ高機能の
混成集積回路のいずれの回路にも実装されるものである
。

前述のように、本発明に従って製造された超小型厚膜チ
ップ抵抗は、主に高精度かつ高機能の混成集積回路に実
装されて用いられるが、その取り付は方には、ワイヤー
ボンディング、半田による方法等の混成集積回路におけ
る実装技術において通常用いられるいくつかの方法が適
用される。

［実施例］ 次に本発明を図面を参照しながら実施例で、更に詳細に
説明するが、これは本発明の１実施態様であって、本発
明はこれに限定されるものではない。

実施例 第１図は、本発明の製造方法によって製造された新規な
超小型厚膜チップ抵抗の斜視図が示されており、１はア
ルミナ基板、２は厚膜抵抗体被覆、３は電極用導体およ
び４は保護膜である。また第２図には、アルミナ基板に
厚膜抵抗体被覆２がその基板全面に渡って被覆されてお
り、この上に電極用導体３が形成され、更に保護膜４（
第２図には示されていない）を設けた後、得られた基板
１を点線８．９に沿って分割することにより、第１図に
示される如き超小型厚膜抵抗チップが形成される。

第３図は、本発明の超小型厚膜チップ抵抗の製造順序を
示す断面図である。

以下、本発明の超小型厚膜チップ抵抗の製造方法をＮ２
図および第３図を用いて具体的に説明する。

まず、第２図において示されるようにセラミック基板と
して、厚さ０．２ｍｍのアルミナ基板１を用い（イ）、
このアルミナ基板１の全面にスクリーン印刷法で抵抗ペ
ースト（１７０Ｇシリーズ、デュポン社製）を印刷し、
焼成ピーク温度８５０℃で１０分、全時間６０分のプロ
ファイルで焼成して厚膜抵抗法被１］！２（第２図参照
）を形成した。（ロ）ついで得られた厚膜抵抗体被膜に
、デュポン社の２元法を用いスクリーン印刷法で銅の導
体ペースト（６００１、デュポン社製）を印刷し、焼成
ピーク温度６００℃で５分、全時間３０分のプロファイ
ルで窒素雰囲気中で焼成して、２００μの間隔で幅３０
０μの電極用導体３を形成した。（ハ）（平面図は第２
図参照） 更に保護膜としてオーバーコートガラス４をスクリーン
印刷法で印刷した後、焼成した。　（ニ）このようにし
て得られたチップ抵抗形成用セラミック基板１を、第２
図の番号９で示される点線に沿ってダイシングし、更に
電極用導体３の中央（第２図の番号８で示す点線）に沿
ってダイシングソウ（ディスコ株式会社製、装置の商品
名）でスクライビングすることにより、両端に電極用導
体３の幅が同じ１５０μ弱の電極用導体を有する超小型
厚膜チップ抵抗を得た。

この超小型厚膜チップ抵抗は、電極の導体幅が１５０ｍ
ｍで、外形サイズは（Ｌ）Ｘ（Ｗ）が、０．５ｍｍＸ０
．２ｍｍであり、レーザートリミングをして抵抗値を修
正して、電気的特性が、抵抗温度係数±５０ｐｐｍ／ｌ
、精度±０．５％を有する超小型厚膜チップ抵抗を得た
。

レーザートリミングは、厚膜抵抗を有する基板の分割の
前または後に行っても、長手方向のダイシング後で行な
ってもよい。

本発明に従って製造された超小型厚膜チップ抵・抗は、
高精度かつ高機能の混成集積回路に実装されて用いられ
るが、具体的には第４図に示される如く、混成集積回路
基板への取り付は方は、実装態様によって異なるが、ワ
イヤーボンディング（ａ）を用いて行った。即ち第４図
において、混成集積回路基板にエポキシ系の絶縁性接着
剤（）１７０−４、エボテック社）を適用し、１５０℃
３０分で硬化させてダイボンディングした後、ワイヤー
５で基板の導体と厚膜チップ抵抗の電極とを接合する。

この他の方法としては、半田による方法（マイクロソル
ダリング）（ｂ）を用いることができる。

本発明の製造方法によって形成された超小型厚膜チップ
抵抗は、同程度の電気的特性を有する薄膜抵抗チップに
かえて使用することができるので、低コスト化を図るこ
とができる。また電気的特性が、抵抗温度係数±５０ｐ
ｐｍ／ｌ：、精度±０．５％を有する超小型の厚膜抵抗
チップを、即ち外形サイズは（Ｌ）Ｘ（Ｗ）が最小で０
．３ｍｍ　ｘ　０．２ｍ＋＋＋と小さくすることができ
る。更に超小型厚膜チップ抵抗は、厚膜抵抗チップ並び
に高価な電子部品、例えば、ＶＬＳＩベアチップ等の部
品が実装されたセラミック基板において、厚膜抵抗チッ
プが不良の場合に、これを直ちに交換することができる
。

［発明の効果］ 本発明は、特許請求の範囲に記載された製造方法によっ
て新規な構造の厚膜チップ抵抗を形成することができ、
しかも電気的特性が、抵抗温度係数±５０ｐｐｍ／ｌ、
精度±０．５％を有する超小型の厚膜抵抗チップ、即ち
外形サイズは最小で０．２ｍｍ　ｘＯ，３ｍｍと小さく
することができる。

またこのように超小型の厚膜抵抗チップとじたので、高
精度かつ高機能の混成集積回路に用いられている薄膜抵
抗チップにかえて使用することができる。

【図面の簡単な説明】

第１図は、本発明の製造方法によって製造された新規な
超小型厚膜チップ抵抗を示す斜視図である。 第２図は、アルミナ基板に厚膜抵抗および導体を形成し
た状態の超小型厚膜チップ抵抗を製造するための基板を
示す平面図である。 第３図は、本発明の超小型厚膜チップ抵抗の製造順序を
示す断面図である。 第４図は、本発明で製造された超小型厚膜チップ抵抗の
混成集積回路基板への取り付は方を示す断面図である。 符合の説明 １・・・アルミナ基板 ２・・・厚膜抵抗体被膜 ３．６・・・導体 ４・・・ガラスコート ５・・・ボンディングワイヤー ７・・・ハンダ ９・・・長手方向のスクライブラインまたはブレークラ
イン（電極間を横切る） １０・・・ダイボンディング用接着剤またはハンダ１１
・・・ハイブリッドＩＣ用基板。 特許出願人　　　　三菱鉱業セメント株式会社代理人弁
理士　　　　　中　　島　　幹　　雄弁埋土　　　　　
冨　　安　　恒　　文学１層

Claims (2)

【特許請求の範囲】
1. （１）セラミック基板の全表面に設けられた抵抗体被膜
   上の両端部に電極を有することを特徴とする混成集積回
   路用厚膜チップ抵抗。
2. （２）セラミック基板の全表面に抵抗ペーストを被覆し
   た後、焼成して抵抗体被膜を形成し、得られた抵抗体被
   膜を有する面に所望の線幅で導体ペーストを設けた後、
   焼成して電極用導体を形成し、つづいて、これらの電極
   用導体間に保護膜を形成した後、焼成することにより、
   チップ抵抗形成用厚膜基板を得、得られたチップ抵抗形
   成用厚膜基板上の電極用導体を有する方向に対して直角
   方向に切断し、ついで、電極用導体の線幅の中心線に沿
   ってスクライビングして２分割することにより混成集積
   回路用厚膜チップ抵抗を製造する方法。