JPS63138884A - 直流再生回路 - Google Patents
直流再生回路Info
- Publication number
- JPS63138884A JPS63138884A JP61284844A JP28484486A JPS63138884A JP S63138884 A JPS63138884 A JP S63138884A JP 61284844 A JP61284844 A JP 61284844A JP 28484486 A JP28484486 A JP 28484486A JP S63138884 A JPS63138884 A JP S63138884A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input
- current source
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008929 regeneration Effects 0.000 claims description 10
- 238000011069 regeneration method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、入力信号の直流電位をクランプする直流再
生回路に関し、特に入力信号の最低電位を所定電位にク
ランプする回路に関するものである。
生回路に関し、特に入力信号の最低電位を所定電位にク
ランプする回路に関するものである。
従来のこの種の回路の一例を第2図に示す。
図において、INは入力端子、Cはコンデンサ(結合容
量) 、Qs 、 Q10はNPN、PNP)ランジス
タ、V ratは基準電圧源、1..1.。は電流源、
VCCは電源である。
量) 、Qs 、 Q10はNPN、PNP)ランジス
タ、V ratは基準電圧源、1..1.。は電流源、
VCCは電源である。
この回路はビデオ信号の同期信号の選択電圧(以下シン
クチップ電圧と呼ぶ)をクランプする場合によく用いら
れるものである。この回路において、トランジスタQs
、Q+。のベース、エミッタ間電圧をV IIIい
トランジスタQ3のそれをVIE3とすればシンクチッ
プ電圧は第3図に示すようにvraf + Vmt+o
−Vats ニク’) 77’サレル。
クチップ電圧と呼ぶ)をクランプする場合によく用いら
れるものである。この回路において、トランジスタQs
、Q+。のベース、エミッタ間電圧をV IIIい
トランジスタQ3のそれをVIE3とすればシンクチッ
プ電圧は第3図に示すようにvraf + Vmt+o
−Vats ニク’) 77’サレル。
ここでV It!は電流源I、および出力端子に接続さ
れるトランジスタの入力電流値およびコンデンサCの容
量値および同期信号の周期等でその値は決まる。そして
V□、。が■□、に等しくなる様に電流源11(lを決
めれば出力端子でのシンクチップ電圧はvl。fに等し
くなるが、コンデンサCの容量値やI、に自由度がなく
なり、また、入力電流値のばらつき等でクランプ電位が
影響を受ける。
れるトランジスタの入力電流値およびコンデンサCの容
量値および同期信号の周期等でその値は決まる。そして
V□、。が■□、に等しくなる様に電流源11(lを決
めれば出力端子でのシンクチップ電圧はvl。fに等し
くなるが、コンデンサCの容量値やI、に自由度がなく
なり、また、入力電流値のばらつき等でクランプ電位が
影響を受ける。
特にクランプされた入力ビデオ信号のシンクチップ電圧
を基準として信号処理を行う場合、設定電位に誤差を生
じるという欠点があった。
を基準として信号処理を行う場合、設定電位に誤差を生
じるという欠点があった。
従来の直流再生回路は以上のように構成されており、■
、、。とV03を等しくしようとするとCの容量値やI
、に自由度がなくなり、また設定電位に誤差を生じると
いう問題点があった。
、、。とV03を等しくしようとするとCの容量値やI
、に自由度がなくなり、また設定電位に誤差を生じると
いう問題点があった。
この発明は、上記のような従来゛のものの問題点に鑑み
てなされたものでビデオ信号の同期信号のDC電圧を基
準電圧と正確に一致させることのできる直流再生回路を
得ることを目的としている。
てなされたものでビデオ信号の同期信号のDC電圧を基
準電圧と正確に一致させることのできる直流再生回路を
得ることを目的としている。
この発明に係る直流再生回路は、全帰還アンプを設ける
ようにしたものである。
ようにしたものである。
この発明においては、全帰還アンプが設けられており、
これにより入力クランプ電圧に直流帰還がかかるから、
同期信号期間において同期信号のDC電圧が基準電圧と
正確に等しくなる。
これにより入力クランプ電圧に直流帰還がかかるから、
同期信号期間において同期信号のDC電圧が基準電圧と
正確に等しくなる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による直流再生回路を示す0
図において、QlとQ2とは差動対を構成する第1.第
2のトランジスタで、第3のトランジスタQ、と共に全
帰還型アンプを構成する。
図において、QlとQ2とは差動対を構成する第1.第
2のトランジスタで、第3のトランジスタQ、と共に全
帰還型アンプを構成する。
■、は差動対のバイアス電流源(第1の電流源)、■2
は第2の電流源であり、差動対のトランジスタQ、、Q
、に等しく電流を流すため!l/2の値とする。なおI
、は第3の電流源である。
は第2の電流源であり、差動対のトランジスタQ、、Q
、に等しく電流を流すため!l/2の値とする。なおI
、は第3の電流源である。
この回路で、まずシンクチップでトランジスタQ、のエ
ミッタ電位がv、、。ずに等しくなる様に帰還がかかっ
ていたとする。全帰還型アンプはその人、出力電位が等
しくなるように帰還がかかるアンプであり、トランジス
タQ2のベースが入力。
ミッタ電位がv、、。ずに等しくなる様に帰還がかかっ
ていたとする。全帰還型アンプはその人、出力電位が等
しくなるように帰還がかかるアンプであり、トランジス
タQ2のベースが入力。
トランジスタQ3のエミッタが出力に相当する。
従って同期信号の期間にはV r*fそのものが本回路
の出力端子OUTより外部に取出される。この場合コン
デンサCには入力端子電圧とQ、のエミッタ電圧との電
位差に相当する電荷量が蓄えられている。
の出力端子OUTより外部に取出される。この場合コン
デンサCには入力端子電圧とQ、のエミッタ電圧との電
位差に相当する電荷量が蓄えられている。
次に次の同期信号までの区間では入力信号はシンクチッ
プ電圧より高い電位となるためトランジスタQ、はカッ
トオフ状態となり、出力端子OUTには入力信号がその
まま伝達される。またこの区間では結合容量Cの電荷は
電流源■1等の電流により若干放電される。この放電さ
れた電荷は同期信号の期間にトランジスタQ3により■
ccから充電され、トランジスタQ、のエミッタ電位が
Vratに等しくなったところで充電が終了する。この
ように常に同期信号期間においては常に全帰還がかかり
シンクチップ電圧は■1..に等しくなる。
プ電圧より高い電位となるためトランジスタQ、はカッ
トオフ状態となり、出力端子OUTには入力信号がその
まま伝達される。またこの区間では結合容量Cの電荷は
電流源■1等の電流により若干放電される。この放電さ
れた電荷は同期信号の期間にトランジスタQ3により■
ccから充電され、トランジスタQ、のエミッタ電位が
Vratに等しくなったところで充電が終了する。この
ように常に同期信号期間においては常に全帰還がかかり
シンクチップ電圧は■1..に等しくなる。
なお第4.第5のトランジスタQa 、Qs及び第4の
電流源I4は、同期信号以外の期間、即ちトランジスタ
Q、がカットオフ状態になった場合にトランジスタQ、
が飽和してhytが低下し、ベース電流が増大して信号
が歪むのを防止するためトランジスタQ、のコレクタ電
位をベース電位以下にならない様にするための回路を構
成している。
電流源I4は、同期信号以外の期間、即ちトランジスタ
Q、がカットオフ状態になった場合にトランジスタQ、
が飽和してhytが低下し、ベース電流が増大して信号
が歪むのを防止するためトランジスタQ、のコレクタ電
位をベース電位以下にならない様にするための回路を構
成している。
第4図はシンクチップがVl、、にクランプされた様子
を示す。
を示す。
以上のように、この発明に係る直流再生回路によれば、
結合容量の大きさ等に依存することなく、入力信号の最
低電圧を正確に所定電圧に等しくすることができるとい
う効果がある。
結合容量の大きさ等に依存することなく、入力信号の最
低電圧を正確に所定電圧に等しくすることができるとい
う効果がある。
第1図は本発明の一実施例による直流再生回路の回路図
、第2図は従来の直流再生回路の回路図、第3図は従来
の回路の動作波形を示す図、第4図は第1図の動作波形
を示す図である。 図において、INは入力端子、OUTは出力端子、Cは
コンデンサ、Q I”’ Q *は第1〜第5のトラン
ジスタ、■1〜I4は第1〜第4の電流源、vl、、は
基準電圧源である。
、第2図は従来の直流再生回路の回路図、第3図は従来
の回路の動作波形を示す図、第4図は第1図の動作波形
を示す図である。 図において、INは入力端子、OUTは出力端子、Cは
コンデンサ、Q I”’ Q *は第1〜第5のトラン
ジスタ、■1〜I4は第1〜第4の電流源、vl、、は
基準電圧源である。
Claims (1)
- (1)第1のトランジスタのベースには入力端子からコ
ンデンサを介して信号が印加され、 ベースに基準電圧源が接続された第2のトランジスタの
エミッタには第1のトランジスタのエミッタが共通接続
されると共に第1の電流源が接続され、 第1のトランジスタのコレクタには第3のトランジスタ
のベースが接続されると共に第2の電流源が接続され、 第3のトランジスタのエミッタには第1、第4のトラン
ジスタのベースが接続されると共に第3の電流源が接続
され、 第4のトランジスタのエミッタには第4の電流源と第5
のトランジスタのベースが接続され、第5のトランジス
タのエミッタには第3のトランジスタのベースが接続さ
れてなることを特徴とする直流再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61284844A JP2572758B2 (ja) | 1986-11-29 | 1986-11-29 | 直流再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61284844A JP2572758B2 (ja) | 1986-11-29 | 1986-11-29 | 直流再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63138884A true JPS63138884A (ja) | 1988-06-10 |
JP2572758B2 JP2572758B2 (ja) | 1997-01-16 |
Family
ID=17683755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61284844A Expired - Fee Related JP2572758B2 (ja) | 1986-11-29 | 1986-11-29 | 直流再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2572758B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697268B2 (en) * | 2001-04-06 | 2004-02-24 | Mitsubishi Denki Kabushiki Kaisha | Dc-Dc power supply |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6135468U (ja) * | 1984-08-06 | 1986-03-04 | 三洋電機株式会社 | クランプ回路 |
-
1986
- 1986-11-29 JP JP61284844A patent/JP2572758B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6135468U (ja) * | 1984-08-06 | 1986-03-04 | 三洋電機株式会社 | クランプ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697268B2 (en) * | 2001-04-06 | 2004-02-24 | Mitsubishi Denki Kabushiki Kaisha | Dc-Dc power supply |
Also Published As
Publication number | Publication date |
---|---|
JP2572758B2 (ja) | 1997-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6369306A (ja) | 電流ミラ−回路 | |
JPS63138884A (ja) | 直流再生回路 | |
JPH0738981Y2 (ja) | 定電流源回路 | |
JPS6242605A (ja) | 振幅制限回路 | |
JPS5967018U (ja) | バイアス回路 | |
JPH0372786A (ja) | クランプ回路 | |
JPS5919474Y2 (ja) | Afc回路等の位相比較回路 | |
JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
JPS6218111B2 (ja) | ||
JPH0346574Y2 (ja) | ||
JPH0419881Y2 (ja) | ||
KR900005139Y1 (ko) | 의사동기 발생회로 | |
JPH0750857B2 (ja) | 信号切替装置 | |
JPS63171072A (ja) | 直流再生回路 | |
JPS6177475A (ja) | 電子回路 | |
JPH01291512A (ja) | アクティブフィルタ回路 | |
JPS62234406A (ja) | 電力増幅回路 | |
JPS63131708A (ja) | クリツプ回路 | |
JPS6117412B2 (ja) | ||
JPS6097705A (ja) | 差動増幅器 | |
JPS6333358B2 (ja) | ||
JPH03154479A (ja) | クランプ回路 | |
JPH01307368A (ja) | 振幅制限回路 | |
JPS62296606A (ja) | 直流再生回路とam変調回路との組合せ回路 | |
JPH0465568B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |