JPS6313549A - 通信制御装置 - Google Patents

通信制御装置

Info

Publication number
JPS6313549A
JPS6313549A JP61156039A JP15603986A JPS6313549A JP S6313549 A JPS6313549 A JP S6313549A JP 61156039 A JP61156039 A JP 61156039A JP 15603986 A JP15603986 A JP 15603986A JP S6313549 A JPS6313549 A JP S6313549A
Authority
JP
Japan
Prior art keywords
section
line
data
byte number
bytes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61156039A
Other languages
English (en)
Inventor
Masamichi Koyama
正道 小山
Kenichiro Oda
織田 健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61156039A priority Critical patent/JPS6313549A/ja
Publication of JPS6313549A publication Critical patent/JPS6313549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御装置に係り、特に高速の通信回線を接
続する通信制御装置に関する。
〔従来の技術〕
従来、高速の通信回線を接続する通信制御装置 。
は、第4図のようになっているのが一般的である。
第4図において、1は通信制御装置であり、ブロック1
−1とブロック1−2.1−3に大別される。ブロック
1−2と1−3は同じ構成である。
2は通信制御装置全体を制御する主制御部、3はプログ
ラムあるいはデータを記憶する主記憶部である。4は複
数の回線対応部6−1.6−2.・・・6− nを走査
して制御する共通制御部、5は回線制御語、6−1〜6
−nはそれぞれキャラクタ直並列変換機能を有し、回線
毎に送受信を行う回線対応部、7は送信メツセージを書
込み、記憶させるメツセージ記憶部、8は主制御部2か
ら受領した送信メツセージの終りを検出する終結検出部
である。回線制御語5は回線ごとにあり、一般にRA 
M−にに用意される。メツセージ記憶部7は該回線制御
語ごとに設けられている。回線制御語5のフィールド5
−1と5−2はポインタであり、5−1は主制御部2と
共通制御部4の間のデータ転送を行うときメツセージ記
憶部7内のデータ位置を示し、5−2は共通制御部4と
回線対応部6の間のデータ転送のときのデータ位置を示
す。
なお、回線の信号速度が低く、送信動作における主制御
部2と共通制御部4の間のデータ転送時間が、回線対応
部6−i(i=1〜n)のデータ要求間隔に比べ十分に
小さい場合は、メツセージ記憶部7は必ずしも必要では
ない場合もある。しかし、近年の如く極めて高い信号速
度の回線が通信制御装置に接続され、主制御部2と共通
制御部4の間の転送速度と回線対応部6の送出するデー
タの速度が近くなると、後述の如く主制御部2と共通制
御部4の間のデータ転送処理に待ちが生じた場合、回線
対応部6の送出に脱字が発生する確率が高くなる。この
ため、通常は第4図の如くメツセージ記憶部7を設けて
いる。
第4図に示す通信制御装置1の送信動作は次のようにし
て行われる。主制御部2が回線対応部6−1の送信を共
通制御部4に指示すると、共通制御部4は送信指示を回
線制語5(回線Q#jに対応する回線制御語)に書込み
、次にポインタ5−1と5−2を同一の値(例えば“O
″)にリセットし、主制御部2へ送信データ要求を出す
。主制御部2からデータが転送されると、共通制御部4
はメツセージ記憶部7のポインタ5−1の示す位置にデ
ータを書込み、ポインタ5−1をカウントアツプする。
このとき受領したデータが該送信メツセージの最後であ
るか否か終結検出部8で監視し、最後でなければ更に送
信データの要求を共通制御部4が行う。データ要求時、
複数の共通制御部(第3図では、ユニット1−2と1−
3の二つの共通制御部)からデータ要求がある場合、こ
の要求は一つずつ処理されてゆき、他はその間、処理に
待ちが生ずるが、順次、総ての要求が処理される。この
動作は、受領したデータが該送信メツセージの最後であ
ることを検出するまで続行する。
終結検出部8が最終データを検出して検出信号を共通制
御部4へ出力すると、共通制御部4は回線対応部6−i
を送信状態にし、以後データ送信の制御を行う。即ち、
共通制御部4は回線対応部6−jを走査してデータ要求
を判定し、要求があるとメツセージ記憶部7のポインタ
5−2が示す位置のデータを1バイトずつ回線対応部6
−iに転送し、ポインタ5−2をカウントアツプする。
この送信動作は送信データが残っている間、すなわち、
ポインタ5−1−〜ポインタ5−2の間実行され、メツ
セージ記憶部7内のデータがなくなったとき(ポインタ
5−1=ポインタ5−2のとき)、共通制御部4は回線
対応部6−iの送信状態を解除する。
なお、送受信時の緩衝動作用のデータ記憶部を持つ通信
制御装置の例は、例えば特公昭53−29423号、特
公昭57−24583号あるいはインターナショナル・
ビジネス・マシーンズ・コーポーレションの1979年
10月発行のアイ・=4− ビー・エム3704アンド3705コミユケーシヨンズ
・コントローラーズ・プリンシプルズ・オブ・オペレー
ション(I BM 3704 and 3705  C
ommunicatjons Control、1er
s Pr1ncjples of 0peratjon
)第7版8−2ないし8−4頁に記載されている。
〔発明が解決しようとする問題点〕
」二記第4図の如き従来の通信制御装置においては、送
信動作時、送信メツセージをメツセージ記憶部へ受領し
た後に回線へ送出するため、脱字が発生することはない
が、回線数、回線の信号速度等システムの条件にか\わ
らず、常にメツセージ受領と送出が直列になるため、回
線効率が低下する欠点があった。
この様子を第5図(a)、(b)で説明する。
第5図(a)は回線の信号速度が低い場合、同図(b)
は高い場合である。tlは主制御部2−共通制御部4間
の送信メツセージ転送時間、t2は回線への送出時間で
ある。
例えば、主制御部2−共通制御部4間の転送速度が1ラ
イン当り200KB/秒、回線の信号速度が第5図(a
)は48にビット/秒(6KB/秒)、同図(b)が1
600にビット/秒(200KB/秒)とすると、第5
図(a)の場合、転送速度が200KB/秒と6KB/
秒であるから、t2=t1X□与33・t□となり、従
って1メツセージ送信における回線効率は 97%となる。第5図(b)の場合は、200KB/秒
と200KB/秒であり、t1=t2となり、従って回
線効率は□=0.5即ち、50t工+t2 %となる。
この様に信号速度が低い場合には高い回線効率も、信号
速度が高くなると大きく低下する。
本発明の目的は、上記従来の欠点を解決し、システム毎
に最適な回線効率が得られる通信制御装置を提供するこ
とにある。
〔問題点を解決するための手段〕
上記目的は、送信メツセージを記憶するメツセージ記憶
部をもつ通信制御装置において、任意のバイト数、ある
いは複数のバイト数のうちいずれか1種のバイト数を指
定するバイト数指定部と、メツセージ記憶部内のデータ
バイト数が前記バイト数指定部のバイト数となったこと
を検出するバイト検出部を設けることにより達成される
〔作 用〕
バイト数指定部には、システムの条件により適切なバイ
ト数を予め設定しておく。送信動作時、主制御部から共
通制御部へ転送された送信データをメツセージ記憶部へ
書込み、メツセージ記憶部内のデータが前記バイト数指
定部のバイト数となったことを前記バイト数検出部が検
出したとき回線対応部の送信を開始させる。これにより
、以後、送信データの受領と回線への送出は並行して行
われる。これにより、各システム毎に最適な回線効率で
送信動作を行わせることができる。
〔実施例〕
以下、本発明の一実施例について図面により説明する。
第1図は本発明の通信制御装置の一実施例を示すブロッ
ク図であり、第4図と同一部分には同じ番号が付されて
いる。即ち、第1図は第4図の構成に対し、バイト数検
出部9とバイト数指定部10が追加されてる。バイト数
指定部10には、予めシステムのの条件により適切なバ
イト数を設定しておく。送信動作時、バイト数検出部9
はメツセージ記憶部7内のデータバイト数がバイト数指
定10の指定したバイト数になったことを検出して共通
制御部4に通知する。
第2図にバイト数検出部9とバイト数指定部1・Oの具
体例を示す。
第2図(a)は、バイト数として4種のバイト数を切り
替えて使用する例である。13−1.13−2.・・・
、13−4はバイト数指示手段であり(例えばレジスタ
、スイッチ4、あるいは製作時の布線等)、本例では製
作時の布線による12ビツトのパターンとする。14は
バイト数指示手段13−1〜13−4のいずれかを指定
する選択指定手段であり(例えばレジスタ、スイッチ等
)。
本例では2ケのスイッチとする。15は選択指定手段1
4の指定により4種のバイト数から1つを選択するセレ
クタである。本例ではバイト数を128.512,10
24.および2048バイトの4種とし、その詳細を第
3図(、)に示す。第2図(b)は任意のバイト数を指
定できるものであり、16はバイト数指示手段(例えば
レジスタ、スイッチ等)であり、本例では12ケのスイ
ッチとする。パターンとバイト数の例を第3図(b)に
示す。第2図(a)、(b)ともバイト数検出部9の1
1は減算手段であり、回線制御語5のポインタ5−1か
らポインタ5−2を減算する。12は減算手段11の出
力とバイト数指定部10の指定したバイト数を比較する
比較手段であり、等しいとき出力信号101を出力する
次に第1図の動作を、バイト数指定部10に第2図(a
)を使用した例で説明する。本例では通信制御装置設置
時、回線速度、回線数等システムの条件を考慮して、選
択指定手段14を(01)。
即ち512バイトに設定するとし、メッセージ長は20
48バイトであるものとする。
主制御部2が回線対応部6−iの送信を共通制御部4に
指示すると、共通制御部4は送信指示を回線制御語5に
書込む。次に該回線制御語5のポインタ5−1.5−2
を同一の値にリセットし、主制御部2へ送信データ要求
を出す。主制御部2からデータが転送されると、共通制
御部4はメツセージ記憶部7のポインタ5−1が示す位
置に該データを書込み、ポインタ5−1を更新する。こ
のとき受領したデータが該送信メツセージの最後か否か
終結検出部8でチェックし、最後でなければ共通制御部
4は続けてデータの要求を行う。以上の動作は受領した
データが該送信メツセージの最後であることを終結検出
部8が検出するまで続行する。
さて、同時にバイト数検出部9は常にポインタ5−1と
5−2を監視している。また、バイト数指定部10の選
択指定手段14は前記の如り(01)2のため、セレク
タ15はバイト数指示手段13−2、すなわち512バ
イトを選択している。
主制御部2から転送され、メツセージ記憶部7に書込ま
れたデータが512バイトになると、バイト数検出部9
の比較手段12は減算手段11からの入力とバイト数指
定部10からの入力が等しくなるため信号101を出力
する。信号101が入力されると、共通制御部4は回線
対応部6−iを送信状態にし、以後、回線へのデータ送
信を行う。
即ち、共通制御部4は回線対応部6−iを走査する毎に
データ要求を監視し、要求があるとメツセージ記憶部7
のポインタ5−2が示す位置のデータを回線対応部6−
iに転送しポインタ5−2をカウントアツプする。この
動作はメツセージ記憶部7内にデータがある間、即ちポ
インタ5−1〜ポインタ5−2の間実行され、両ポイン
タが等しくなったとき共通制御部4は回線対応部6−i
の送信を解除する。
本実施例では、主制御部から共通制御部4への転送デー
タが512バイトになった時点で回線対塔部6−iの送
信を開始し、以後513バイトめから2048バイトま
でデータの転送と回線への送出が並行して行われるので
、従来に比べ回線効率を改善することができる。この様
子を第5図(、)に示す。t□t tz、データ転送速
度および回線信号速度は第5図(b)の場合と同じであ
る。
t3 は指定バイト数512バイトの転送時間である。
1メツセージ長が2048バイトであるから(b)と同
じ<tt=tzとなり、回線効率はる。即ち、第5図(
b)の50%に比べ回線効率を高めることができる。な
お、指定バイト数は本例では512バイトとしたが、主
制御部2−共通制御部4間の1回線当りの転送速度と回
線の信号速度の条件を考慮し、第4図(c)のt2終了
即ち全データ送出までメツセージ記憶部7内で空になら
ない範囲で最も小さいバイト数を選択すれば良い。
〔発明の効果〕
以上の説明から明らかな如く、本発明の通信制御装置で
は、回線数、回線速度等の条件によりシステム毎に設定
可能なバイト数の転送が終った時点で、回線対応部の送
出動作を開始し、以後、主制御部−共通制御部間の転送
と回線への送出を並行して行うことができるので、従来
に比べ回線効率を高めることができる。
【図面の簡単な説明】
第1図は本発明の通信制御装置の一実施例を示すブロッ
ク図、第2図は第1図におけるバイト数検出部とバイト
数指定部の具体例を示す図、第3図は指定バイト数の一
例を示す図、第4図は従来の通信制御装置の構成例を示
す図、第5図は従来と本発明の送信時の時間関係を示す
図である。 1・・・通信制御装置、 2・・・主制御部、3・・・
主記憶部、 4・・・共通制御部、5・・・回線制御語
、 6−1 t’ 6−2 、・・・、6−n・・・回線対
応部、7・・・メツセージ記憶部、 8・・・終結検出
部、9・・・バイト数検出部、 10・・・バイト数指
定部。 ICL)s−15−2 第3図 (CL) (b) l!l練 第5図 (CLI (b) (C) 1メ呼弘−ン”Lt、偉

Claims (1)

    【特許請求の範囲】
  1. (1)回線とデータの送受信を行う複数の回線対応部、
    各回線に対応した回線制御語により前記回線対応部を制
    御する共通制御部、前記回線制御語に対応して送信メッ
    セージを記憶するメッセージ記憶部および装置全体の制
    御を行う主制御部を具備してなる通信制御装置において
    、任意のバイト数あるいは複数のバイト数のうちいずれ
    か1種のバイト数を指定するバイト数指定部と、メッセ
    ージ記憶部内のデーダバイト数が前記バイト数指定部の
    バイト数となったことを検出するバイト数検出部とを設
    け、データ送信時、主制御部から共通制御部へ転送され
    た送信データをメッセージ記憶部へ書込み、メッセージ
    記憶部内のデータが前記バイト数指定部のバイト数とな
    ったことを前記バイト数検出部が検出したとき回線対応
    部の送信動作を開始させることを特徴とする通信制御装
    置。
JP61156039A 1986-07-04 1986-07-04 通信制御装置 Pending JPS6313549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61156039A JPS6313549A (ja) 1986-07-04 1986-07-04 通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61156039A JPS6313549A (ja) 1986-07-04 1986-07-04 通信制御装置

Publications (1)

Publication Number Publication Date
JPS6313549A true JPS6313549A (ja) 1988-01-20

Family

ID=15618982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61156039A Pending JPS6313549A (ja) 1986-07-04 1986-07-04 通信制御装置

Country Status (1)

Country Link
JP (1) JPS6313549A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221944U (ja) * 1988-07-27 1990-02-14

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221944U (ja) * 1988-07-27 1990-02-14
JPH089941Y2 (ja) * 1988-07-27 1996-03-21 株式会社島津製作所 デジタル制御装置

Similar Documents

Publication Publication Date Title
US5860022A (en) Computer system and method of issuing input/output commands therefrom
US5111425A (en) Single chip communication data processor with direct memory access controller having a channel control circuit
JPS61196351A (ja) デバイス制御装置用インターフエース装置
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
JPS6313549A (ja) 通信制御装置
JPS6240751B2 (ja)
JPH1027150A (ja) 情報処理装置及び外部装置
EP0055741B1 (en) Input/output system and method of communication for peripheral devices in data processing system
JPS6224830B2 (ja)
JP3505540B2 (ja) データ転送装置
JPS6057453A (ja) デ−タ処理方式
JP2564499B2 (ja) 送信データのフロー制御方法
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH07191934A (ja) 二重バス装置
JPH0693685B2 (ja) フレーム選択受信方法
JPS61264829A (ja) ネツトワ−ク制御装置の割込み制御方式
JP2635639B2 (ja) データ処理装置
JP3817741B2 (ja) 編集装置
JPS60123950A (ja) 通信制御方式
JPH0568041A (ja) 通信制御方式
JPS5830256A (ja) 通信制御装置
JPS5916444A (ja) デ−タ通信システム
JPS60186954A (ja) デ−タ転送制御方式
JPH04138544A (ja) 回線制御装置
JPH04183145A (ja) 通信制御装置