JPS63133555A - ハイブリツド集積回路 - Google Patents
ハイブリツド集積回路Info
- Publication number
- JPS63133555A JPS63133555A JP61281107A JP28110786A JPS63133555A JP S63133555 A JPS63133555 A JP S63133555A JP 61281107 A JP61281107 A JP 61281107A JP 28110786 A JP28110786 A JP 28110786A JP S63133555 A JPS63133555 A JP S63133555A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alumina
- hole
- semiconductor chip
- alumina substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 8
- 239000011733 molybdenum Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 239000012790 adhesive layer Substances 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 2
- 238000005275 alloying Methods 0.000 abstract 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052790 beryllium Inorganic materials 0.000 description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイブリッド集積回路（以下、ＨＩＣという）
に関し、特に回路上にある半導体チップの放熱効果をよ
くして安定な高出力を得る高出力用ＨＩＣに関する。
に関し、特に回路上にある半導体チップの放熱効果をよ
くして安定な高出力を得る高出力用ＨＩＣに関する。
従来、この種の高出力用ＨＩＣの基板としては、ベリリ
ア基板が使用され、アルミナ基板のＨＩＣよりは高出力
が得られていた。一方、ベリリア基板は公害、デリバリ
−等の問題があるため、アルミナ基板の回路上の半導体
チップマウント位置にモリブデン板のようなものを敷い
て放熱を助けていた。
ア基板が使用され、アルミナ基板のＨＩＣよりは高出力
が得られていた。一方、ベリリア基板は公害、デリバリ
−等の問題があるため、アルミナ基板の回路上の半導体
チップマウント位置にモリブデン板のようなものを敷い
て放熱を助けていた。
第２図は従来のＨＩＣの構造の一例を示す断面図である
。この従来例は、表面に回路配線パターン１、裏面にメ
タライズ金属層３をもったベリリア基板１２を用いてお
り、この基板１２上の回路パターン１の金属層上にシリ
コンバイポーラトランジスタなどの半導体チップ５を設
け、ソルダー４により接合している。この半導体チップ
５と回路配線パターン１とはワイヤ６により接続されて
いる。
。この従来例は、表面に回路配線パターン１、裏面にメ
タライズ金属層３をもったベリリア基板１２を用いてお
り、この基板１２上の回路パターン１の金属層上にシリ
コンバイポーラトランジスタなどの半導体チップ５を設
け、ソルダー４により接合している。この半導体チップ
５と回路配線パターン１とはワイヤ６により接続されて
いる。
上述した従来のベリリア基板１２は、ベリリウムの公害
やその処理に費用がかかるため、入手が困難になり、特
別なものを除き、生産されなくなった。
やその処理に費用がかかるため、入手が困難になり、特
別なものを除き、生産されなくなった。
一方、アルミナ基板上にモリブデン板のような仮数熱板
を設け、この仮数熱板の上に半導体チップをマウントす
る方法は、 ｉ）放熱効果に限界があり、実際には効果かうすい、 ｉ目マウント作業が２回あり、マウント材の選定がむつ
かしく、信頼度に欠ける、 １ｉｉ）チップと回路パターン上のボンデング部とのワ
イヤーボンデングがむつかしい、 ｉｖ）高価になる、などの欠点がある。
を設け、この仮数熱板の上に半導体チップをマウントす
る方法は、 ｉ）放熱効果に限界があり、実際には効果かうすい、 ｉ目マウント作業が２回あり、マウント材の選定がむつ
かしく、信頼度に欠ける、 １ｉｉ）チップと回路パターン上のボンデング部とのワ
イヤーボンデングがむつかしい、 ｉｖ）高価になる、などの欠点がある。
本発明の目的は、このような欠点を除き、基板の穴部に
金属片部を設けることにより、基板上で発生した熱を効
率よく放散させ、しかも安価に構成できるＨＩＣを提供
することにある。
金属片部を設けることにより、基板上で発生した熱を効
率よく放散させ、しかも安価に構成できるＨＩＣを提供
することにある。
本発明のＨＩＣの構成は、アルミナ基板上に設けられた
半導体チップの搭載位置の下にこの基板裏面から凹形の
穴を設け、この穴にアルミナと同等の熱膨張率を有する
モリブデン等の放熱金属片を接合し、前記半導体チップ
からの熱を前記放熱金属片からパッケージへ効率よく放
散させたことを特徴とする。
半導体チップの搭載位置の下にこの基板裏面から凹形の
穴を設け、この穴にアルミナと同等の熱膨張率を有する
モリブデン等の放熱金属片を接合し、前記半導体チップ
からの熱を前記放熱金属片からパッケージへ効率よく放
散させたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）は本発明の一実施例の縦断面図と
平面図である。アルミナ基板２上の配線パターン１の半
導体チップ５をマウントする部分の直下に、この基板２
の裏面から、この部分よりもひと回り大きい穴８をあけ
たものを用いる。
平面図である。アルミナ基板２上の配線パターン１の半
導体チップ５をマウントする部分の直下に、この基板２
の裏面から、この部分よりもひと回り大きい穴８をあけ
たものを用いる。
この穴あけは、アルミナ基板形成後、この基板の表面に
所定の位置にレーザー加工により穴形成をする方法と、
アルミナ基板を成形するする際、あらかじめ穴形成を行
う金型を作って、基板の裏面の所定の位置に穴がある状
態で焼結成形を行い、これを基板として使用し回路バタ
ーニゲをする方法とあるが、後者が安価である。
所定の位置にレーザー加工により穴形成をする方法と、
アルミナ基板を成形するする際、あらかじめ穴形成を行
う金型を作って、基板の裏面の所定の位置に穴がある状
態で焼結成形を行い、これを基板として使用し回路バタ
ーニゲをする方法とあるが、後者が安価である。
この基板２の裏面の穴８の底面に、モリブデン板等の金
属片７を活性化合金法、すなわちＴｉ −Ａｇのロー材
を用いてＨ２ガス中で高温ロー材する方法で接着材層９
を設けて接着し、その裏面を研磨後、アルミナ基板２の
表、裏面を印刷法によりパターニングする。この場合、
厚膜ＨＩ Ｃ、薄膜ＨＩＣとも回路パターン、裏面コー
テング方法には違いがあるが、各々のパターン、コーテ
ング法をとることが出来る。
属片７を活性化合金法、すなわちＴｉ −Ａｇのロー材
を用いてＨ２ガス中で高温ロー材する方法で接着材層９
を設けて接着し、その裏面を研磨後、アルミナ基板２の
表、裏面を印刷法によりパターニングする。この場合、
厚膜ＨＩ Ｃ、薄膜ＨＩＣとも回路パターン、裏面コー
テング方法には違いがあるが、各々のパターン、コーテ
ング法をとることが出来る。
この穴８の深さは、アルミナ基板２の厚さが薄い方が放
熱効果が大きいが、基板強度を考えて従来の基板の厚さ
く０．６３５μｔがＨＩＣでよく使われる）の１／３〜
１／４程度が適当である。
熱効果が大きいが、基板強度を考えて従来の基板の厚さ
く０．６３５μｔがＨＩＣでよく使われる）の１／３〜
１／４程度が適当である。
通常、マイクロ波用ＨＩＣでは、シリコンバイポーラト
ランジスタが用いられるので、この半導体チップ５の裏
面のコレクタは接地できない、このためアルミナ基板は
絶縁体としても有効である。
ランジスタが用いられるので、この半導体チップ５の裏
面のコレクタは接地できない、このためアルミナ基板は
絶縁体としても有効である。
このＨＩＣは、パッケージ（図示せず）に保持されるが
、半導体チップ５からアルミナ基板２、金属片７を介し
てパッケージのベースに効率よく熱方散を行うことがで
きる。
、半導体チップ５からアルミナ基板２、金属片７を介し
てパッケージのベースに効率よく熱方散を行うことがで
きる。
以上説明したように本発明は、アルミナ基板の半導体チ
ップを直下にモリブデンなどの金属を放熱体として使用
しアルミナ基板に金属が部分的に融合しているＨＩＣ用
アルミナ基板をＨＩＣの製品、特に熱設計を必要とする
８００ＭＨ２〜１．５ＧＨ２帯の増幅器などの高出力用
のＨＩＣにベリリア基板を使用しなＨＩＣに代って使用
することができる。このようなアルミナ基板を用いた場
合、ベリリア基板を用いた同一のマイクロ波増幅器用Ｈ
ＩＣに比べて基板コストが約１／１０と安価になり、特
性面の優劣はみとめられなかった。
ップを直下にモリブデンなどの金属を放熱体として使用
しアルミナ基板に金属が部分的に融合しているＨＩＣ用
アルミナ基板をＨＩＣの製品、特に熱設計を必要とする
８００ＭＨ２〜１．５ＧＨ２帯の増幅器などの高出力用
のＨＩＣにベリリア基板を使用しなＨＩＣに代って使用
することができる。このようなアルミナ基板を用いた場
合、ベリリア基板を用いた同一のマイクロ波増幅器用Ｈ
ＩＣに比べて基板コストが約１／１０と安価になり、特
性面の優劣はみとめられなかった。
第１図（ａ＞、（ｂ）は本発明の一実施例のハイブリッ
ドＩＣのアルミナ基板の縦断面図およびその平面図、第
２図は従来のハイブリッドＩＣの基板の一例の断面図で
ある。 １・・・回路配線パターン、２・・・基板、３・・・メ
タライズ金属層、４・・・ソルダー、５・・・半導体チ
ップ、６・・・ワイヤ、７・・・金属片、８・・・基板
裏面にある穴、９・・・接着剤層、１２・・・ベリリア
基板。
ドＩＣのアルミナ基板の縦断面図およびその平面図、第
２図は従来のハイブリッドＩＣの基板の一例の断面図で
ある。 １・・・回路配線パターン、２・・・基板、３・・・メ
タライズ金属層、４・・・ソルダー、５・・・半導体チ
ップ、６・・・ワイヤ、７・・・金属片、８・・・基板
裏面にある穴、９・・・接着剤層、１２・・・ベリリア
基板。
Claims (1)
- アルミナ基板上に設けられた半導体チップの搭載位置
の下にこの基板裏面から凹形の穴を設け、この穴にアル
ミナと同等の熱膨張率を有するモリブデン等の放熱金属
片を接合し、前記半導体チップからの熱を前記放熱金属
片からパッケージへ効率よく放散させたことを特徴とす
るハイブリッド集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281107A JPH0618242B2 (ja) | 1986-11-25 | 1986-11-25 | ハイブリツド集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281107A JPH0618242B2 (ja) | 1986-11-25 | 1986-11-25 | ハイブリツド集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133555A true JPS63133555A (ja) | 1988-06-06 |
| JPH0618242B2 JPH0618242B2 (ja) | 1994-03-09 |
Family
ID=17634447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281107A Expired - Lifetime JPH0618242B2 (ja) | 1986-11-25 | 1986-11-25 | ハイブリツド集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618242B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907067A (en) * | 1988-05-11 | 1990-03-06 | Texas Instruments Incorporated | Thermally efficient power device package |
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| US5216283A (en) * | 1990-05-03 | 1993-06-01 | Motorola, Inc. | Semiconductor device having an insertable heat sink and method for mounting the same |
| JP2012227270A (ja) * | 2011-04-18 | 2012-11-15 | Kyocera Corp | 撮像素子搭載用部材および撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381957A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Multilyer ceramic board with heat sink |
-
1986
- 1986-11-25 JP JP61281107A patent/JPH0618242B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381957A (en) * | 1976-12-27 | 1978-07-19 | Fujitsu Ltd | Multilyer ceramic board with heat sink |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907067A (en) * | 1988-05-11 | 1990-03-06 | Texas Instruments Incorporated | Thermally efficient power device package |
| US5216283A (en) * | 1990-05-03 | 1993-06-01 | Motorola, Inc. | Semiconductor device having an insertable heat sink and method for mounting the same |
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| JP2012227270A (ja) * | 2011-04-18 | 2012-11-15 | Kyocera Corp | 撮像素子搭載用部材および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618242B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61502294A (ja) | 高密度ｉｃモジュ−ルアセンブリ | |
| US20090027857A1 (en) | Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry | |
| US11152279B2 (en) | Monolithic microwave integrated circuit (MMIC) cooling structure | |
| JPS63133555A (ja) | ハイブリツド集積回路 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPS60247992A (ja) | 集積回路チツプ実装基板 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH0555398A (ja) | 半導体装置 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPH03145739A (ja) | 半導体チップ | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH0513023Y2 (ja) | ||
| JPH07221211A (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JP2568301Y2 (ja) | 配線基板へのｉｃチップ取付構造 | |
| JP2845634B2 (ja) | セラミックパッケージ | |
| JP2023055205A (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
| JPH03218060A (ja) | インバータ装置 | |
| JPH0758160A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPH04162457A (ja) | 混成集積回路装置 |