JPS6312391B2 - - Google Patents
Info
- Publication number
- JPS6312391B2 JPS6312391B2 JP57015073A JP1507382A JPS6312391B2 JP S6312391 B2 JPS6312391 B2 JP S6312391B2 JP 57015073 A JP57015073 A JP 57015073A JP 1507382 A JP1507382 A JP 1507382A JP S6312391 B2 JPS6312391 B2 JP S6312391B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- heat treatment
- gate electrode
- temperature
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- TVTJUIAKQFIXCE-HUKYDQBMSA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynyl-1H-purine-6,8-dione Chemical compound NC=1NC(C=2N(C(N(C=2N=1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C)=O TVTJUIAKQFIXCE-HUKYDQBMSA-N 0.000 description 1
- -1 GaAs compound Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229940125851 compound 27 Drugs 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000010671 solid-state reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はGaAsを用いたシヨツトキーゲート型
電界効果トランジスタ(以下MESFET)の製造
方法に関する。
電界効果トランジスタ(以下MESFET)の製造
方法に関する。
GaAsMESFETは高周波増幅器や発振器など
を構成する個別半導体素子として広く使われてい
る。また、最近ではGaAsICの基本素子としても
重要な役割を果しつつある。このいずれの応用で
もGaAsFETの性能を十分引き出すことが要求さ
れる。GaAsFETの高周波性能指数は良く知られ
ているようにCgs/gnで記述される。ここでCgs
はゲート・ソース間容量であり、gnはFETの相
互コンダクタンスである。Cgsを減らし、gnを大
きくしてやることにより高周波性能指数は改善さ
れる。
を構成する個別半導体素子として広く使われてい
る。また、最近ではGaAsICの基本素子としても
重要な役割を果しつつある。このいずれの応用で
もGaAsFETの性能を十分引き出すことが要求さ
れる。GaAsFETの高周波性能指数は良く知られ
ているようにCgs/gnで記述される。ここでCgs
はゲート・ソース間容量であり、gnはFETの相
互コンダクタンスである。Cgsを減らし、gnを大
きくしてやることにより高周波性能指数は改善さ
れる。
gnに着目すると、FETの実質的なgnは
gn=gnp/1+gnpRs
となることが知られている。gnpはFETのチヤネ
ル部の特性から決まる真性相互コンダクタンスで
ある。これが引き出しうる最大のgnであるが現
実にはソース・ゲート間の直列抵抗Rsがあり、
上式のように実質的なgnはgnpより小さなものと
なつてしまう。従つて、このRsをいかにして小
さくするかが大きい相互コンダクタンスを得て
FETの高周波特性を改善するための鍵である。
ル部の特性から決まる真性相互コンダクタンスで
ある。これが引き出しうる最大のgnであるが現
実にはソース・ゲート間の直列抵抗Rsがあり、
上式のように実質的なgnはgnpより小さなものと
なつてしまう。従つて、このRsをいかにして小
さくするかが大きい相互コンダクタンスを得て
FETの高周波特性を改善するための鍵である。
MESFETの直列抵抗Rsの低減化をはかる方法
としてセルフアライン(自己整合)法が知られて
いる。これにはいくつかの方法があるが、代表的
なものは第1図に示すようにゲート電極13をマ
スクとして高濃度イオン注入をし、電子濃度が
1018cm-3以上のソース、ドレイン領域14,15
をゲート電極13に近接させて形成する方法であ
る。11は半絶縁性GaAs結晶、12は活性層、
16,17はそれぞれソース、ドレイン電極であ
る。この方法で最も難しい技術は耐熱性ゲート電
極金属の選択である。ゲート電極をマスクとして
高濃度イオン注入したソース、ドレイン部を高電
子濃度層とするにはアニーリング工程が必要であ
るが、通常GaAsへのドナーイオン注入層のアニ
ール温度は約800℃にもなる。こうした高温アニ
ール工程を経たあともマスクとして使つたゲート
電極とGaAsとが良好なシヨツトキー障壁を有し
ていることが必要である。こうした厳しい条件下
でGaAsと良好なシヨツトキー障壁を形成しうる
金属は数少い。主にW、Mo、Ta、Trなどの耐
熱性金属その他Ti/Wなどの耐熱性金属合金が
その可能性を有している。実際にTi/Wゲート
のセルフアラインGaAsMESFETの実験例が報
告されている。(例えば、N.YOKOYAMA
etal.1981 ISSCC)。しかし、こうした耐熱性金属
は一般にGaAsとの機械的密着性が悪く、再現性
よく良好な接合を得ることは難しい。
としてセルフアライン(自己整合)法が知られて
いる。これにはいくつかの方法があるが、代表的
なものは第1図に示すようにゲート電極13をマ
スクとして高濃度イオン注入をし、電子濃度が
1018cm-3以上のソース、ドレイン領域14,15
をゲート電極13に近接させて形成する方法であ
る。11は半絶縁性GaAs結晶、12は活性層、
16,17はそれぞれソース、ドレイン電極であ
る。この方法で最も難しい技術は耐熱性ゲート電
極金属の選択である。ゲート電極をマスクとして
高濃度イオン注入したソース、ドレイン部を高電
子濃度層とするにはアニーリング工程が必要であ
るが、通常GaAsへのドナーイオン注入層のアニ
ール温度は約800℃にもなる。こうした高温アニ
ール工程を経たあともマスクとして使つたゲート
電極とGaAsとが良好なシヨツトキー障壁を有し
ていることが必要である。こうした厳しい条件下
でGaAsと良好なシヨツトキー障壁を形成しうる
金属は数少い。主にW、Mo、Ta、Trなどの耐
熱性金属その他Ti/Wなどの耐熱性金属合金が
その可能性を有している。実際にTi/Wゲート
のセルフアラインGaAsMESFETの実験例が報
告されている。(例えば、N.YOKOYAMA
etal.1981 ISSCC)。しかし、こうした耐熱性金属
は一般にGaAsとの機械的密着性が悪く、再現性
よく良好な接合を得ることは難しい。
本発明はこうした従来の耐熱性金属に替り、
Ptをゲート電極金属として用い、これとGaAsと
の固相反応を利用して、耐熱性シヨツトキー接合
を再現性よく形成し、それによりセルフアライン
型GaAsMESFETを安定に作ることを可能にす
るものである。
Ptをゲート電極金属として用い、これとGaAsと
の固相反応を利用して、耐熱性シヨツトキー接合
を再現性よく形成し、それによりセルフアライン
型GaAsMESFETを安定に作ることを可能にす
るものである。
PtとGaAsとは容易に反応し、PtAs2、PtGa3
などの金属間化合物が形成される。そして、それ
ら化合物の組成に依存してシヨツトキー障壁の電
気的特性も変化する。第2図a,bはGaAsにPt
を500Å真空蒸着し、温度を変えて熱処理したと
きのシヨツトキー障壁の障壁高さ(φB)と障壁
の良し悪しを示す値(n)を示したものである。
(図中、破線はSinhaらが1973年に発表したデー
タであり、実線が今回本発明者らが測定したデー
タである。この図から見られるように約500℃以
下ではPtとGaAsとの間に反応が生じても電気的
特性は大きく変らないが、600℃以上となると障
壁特性が劣化する。従つて、このままではPtを
ゲートとして用いるとソース、ドレインn+注入
層のアニール(〜800℃)の際にシヨツトキー障
壁が劣化してしまうためセルフアライン
MESFETはつくれない。
などの金属間化合物が形成される。そして、それ
ら化合物の組成に依存してシヨツトキー障壁の電
気的特性も変化する。第2図a,bはGaAsにPt
を500Å真空蒸着し、温度を変えて熱処理したと
きのシヨツトキー障壁の障壁高さ(φB)と障壁
の良し悪しを示す値(n)を示したものである。
(図中、破線はSinhaらが1973年に発表したデー
タであり、実線が今回本発明者らが測定したデー
タである。この図から見られるように約500℃以
下ではPtとGaAsとの間に反応が生じても電気的
特性は大きく変らないが、600℃以上となると障
壁特性が劣化する。従つて、このままではPtを
ゲートとして用いるとソース、ドレインn+注入
層のアニール(〜800℃)の際にシヨツトキー障
壁が劣化してしまうためセルフアライン
MESFETはつくれない。
ところが、本発明者らの実験によれば、Ptと
GaAsとを比較的低温(400℃前後)で一度熱処
理をすると、その後800℃まで昇温してもその電
気的特性が変らないということが明らかとなつ
た。第3図および第4図は実験結果の一例を示す
ものである。n型GaAs結晶にPtを500Å蒸着し、
熱処理を行つた。1つは第3図の破線Aのような
温度プログラム、すなわち室温から一気に800℃
まで昇温して10分間保持するというもの、もう1
つは実線Bのように400℃に昇温し、そこで60分
間保持したあと、800℃に昇温して10分間保持す
るというものである。これらの試料の裏面に
AuGeのオーミツク電極を形成してシヨツトキー
ダイオードとして電気的特性を調べた結果、第3
図のA,Bにそれぞれ対応して第4図のA,Bの
ようなものであつた。温度プログラムAの場合の
シヨツトキー特性は余りよくない。一方、Bの場
合は良好なシヨツトキー特性を示した。
GaAsとを比較的低温(400℃前後)で一度熱処
理をすると、その後800℃まで昇温してもその電
気的特性が変らないということが明らかとなつ
た。第3図および第4図は実験結果の一例を示す
ものである。n型GaAs結晶にPtを500Å蒸着し、
熱処理を行つた。1つは第3図の破線Aのような
温度プログラム、すなわち室温から一気に800℃
まで昇温して10分間保持するというもの、もう1
つは実線Bのように400℃に昇温し、そこで60分
間保持したあと、800℃に昇温して10分間保持す
るというものである。これらの試料の裏面に
AuGeのオーミツク電極を形成してシヨツトキー
ダイオードとして電気的特性を調べた結果、第3
図のA,Bにそれぞれ対応して第4図のA,Bの
ようなものであつた。温度プログラムAの場合の
シヨツトキー特性は余りよくない。一方、Bの場
合は良好なシヨツトキー特性を示した。
本発明は以上の物理現象を利用したものであ
る。すなわち、PtをFETのゲート金属とし、被
着後にそれをマスクとしてセルフアラインでソー
ス、ドレイン用のn+イオン注入を行つた後、ま
ず400℃前後で熱処理してPtとGaAsの化合物を
形成し、次いで800℃前後に昇温して熱処理をし
てn+注入層の不純物の活性化をするというもの
である。第1段階のPtとGaAsの化合物を形成す
る熱処理は、好ましくは400〜500℃、10〜60分で
ある。また活性化のための熱処理の好ましい温度
範囲は750〜〜850℃である。
る。すなわち、PtをFETのゲート金属とし、被
着後にそれをマスクとしてセルフアラインでソー
ス、ドレイン用のn+イオン注入を行つた後、ま
ず400℃前後で熱処理してPtとGaAsの化合物を
形成し、次いで800℃前後に昇温して熱処理をし
てn+注入層の不純物の活性化をするというもの
である。第1段階のPtとGaAsの化合物を形成す
る熱処理は、好ましくは400〜500℃、10〜60分で
ある。また活性化のための熱処理の好ましい温度
範囲は750〜〜850℃である。
本発明は従来提案されているTi/Wなどを用
いたセルフアライン型GaAsMESFETの製造方
法に比べシヨツトキーゲート金属とGaAsの密着
性に優れ、また電気的特性(障壁の高さなど)の
再現性、安定性などの点で優れており、GaAsIC
やLSIの有効な製造方法となりうる。
いたセルフアライン型GaAsMESFETの製造方
法に比べシヨツトキーゲート金属とGaAsの密着
性に優れ、また電気的特性(障壁の高さなど)の
再現性、安定性などの点で優れており、GaAsIC
やLSIの有効な製造方法となりうる。
以下で具体的実施例にもとずいてセルフアライ
ン型GaAsMESFETの製造方法について述べる。
第5図は製造工程の一例である。半絶縁性GaAs
結晶基板21にSi+イオンをマスク22を用いて
100KVで4×1012cm-2注入し、850℃で15分間ア
ニールすることにより活性層23を選択的に形成
する(a)。つづいてゲート金属としてのPtを500Å
蒸着してゲート電極24を形成し(b)、これをマス
クとして再びSi+イオンを150KVで3×1013cm-2
注入してゲート電極24にセルフアラインされた
イオン注入層25,26を形成する(c)。この試料
を400℃で60分間熱処理するとPtゲート電極24
とGaAsとが反応して化合物27が形成される
(d)。この60分の熱処理では蒸着したPtはほゞす
べて反応する。このあと800℃に昇温して15分間
熱処理して高濃度イオン注入層25,26の不純
物活性化を行い、ソース領域25′、ドレイン領
域26′を形成し、その後AuGeからなるソース、
ドレイン電極28,29を形成する(e)。
ン型GaAsMESFETの製造方法について述べる。
第5図は製造工程の一例である。半絶縁性GaAs
結晶基板21にSi+イオンをマスク22を用いて
100KVで4×1012cm-2注入し、850℃で15分間ア
ニールすることにより活性層23を選択的に形成
する(a)。つづいてゲート金属としてのPtを500Å
蒸着してゲート電極24を形成し(b)、これをマス
クとして再びSi+イオンを150KVで3×1013cm-2
注入してゲート電極24にセルフアラインされた
イオン注入層25,26を形成する(c)。この試料
を400℃で60分間熱処理するとPtゲート電極24
とGaAsとが反応して化合物27が形成される
(d)。この60分の熱処理では蒸着したPtはほゞす
べて反応する。このあと800℃に昇温して15分間
熱処理して高濃度イオン注入層25,26の不純
物活性化を行い、ソース領域25′、ドレイン領
域26′を形成し、その後AuGeからなるソース、
ドレイン電極28,29を形成する(e)。
こうして、直列抵抗の小さなセルフアライン型
GaAsMESFETがつくれる。このMESFETは従
来のようなソース、ドレイン部にセルフアライン
でn+層がつくられていないFETに比べ相互コン
ダクタンスが約2倍以上であり、高速スイツチン
グが可能であつた。またシヨツトキーゲート電極
の密着性がよく、再現性、安定性に優れた特性が
得られた。
GaAsMESFETがつくれる。このMESFETは従
来のようなソース、ドレイン部にセルフアライン
でn+層がつくられていないFETに比べ相互コン
ダクタンスが約2倍以上であり、高速スイツチン
グが可能であつた。またシヨツトキーゲート電極
の密着性がよく、再現性、安定性に優れた特性が
得られた。
第1図はゲート金属をマスクとしてソース、ド
レイン部に高濃度不純物層を形成するセルフアラ
イン型MESFETの基本構造を示す図、第2図a,
bはPtとGaAsのシヨツトキー障壁特性の熱処理
温度依存性を示す図、第3図および第4図は熱処
理温度プログラムとその違いによるPt−GaAsシ
ヨツトキー障壁の電流−電圧特性の違いを示す
図、第5図a〜eは、本発明の一実施例の
GaAsMESFETの製造工程を示す図である。 21…半絶縁性GaAs結晶基板、23…活性
層、24…ゲート電極(Pt)、25,26…高濃
度イオン注入層、27…化合物、25′…ソース
領域、26′…ドレイン領域、28…ソース電極、
29…ドレイン電極。
レイン部に高濃度不純物層を形成するセルフアラ
イン型MESFETの基本構造を示す図、第2図a,
bはPtとGaAsのシヨツトキー障壁特性の熱処理
温度依存性を示す図、第3図および第4図は熱処
理温度プログラムとその違いによるPt−GaAsシ
ヨツトキー障壁の電流−電圧特性の違いを示す
図、第5図a〜eは、本発明の一実施例の
GaAsMESFETの製造工程を示す図である。 21…半絶縁性GaAs結晶基板、23…活性
層、24…ゲート電極(Pt)、25,26…高濃
度イオン注入層、27…化合物、25′…ソース
領域、26′…ドレイン領域、28…ソース電極、
29…ドレイン電極。
Claims (1)
- 【特許請求の範囲】 1 GaAs基板にPtからなるゲート電極を形成
し、このゲート電極をマスクとしてソース、ドレ
イン部にドナー不純物を高濃度にイオン注入した
後、比較的低温で所定時間保持する熱処理により
PtとGaAsの化合物を形成し、続いて昇温熱処理
してイオン注入層の不純物を活性化させることを
特徴とするシヨツトキーゲート型GaAs電界効果
トランジスタの製造方法。 2 PtとGaAsの化合物を形成する熱処理は400
〜500℃で10〜60分行ない、不純物を活性化させ
る熱処理は750〜850℃で行なうようにした特許請
求の範囲第1項記載のシヨツトキーゲート型
GaAs電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1507382A JPS58132977A (ja) | 1982-02-02 | 1982-02-02 | シヨツトキ−ゲ−ト型GaAs電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1507382A JPS58132977A (ja) | 1982-02-02 | 1982-02-02 | シヨツトキ−ゲ−ト型GaAs電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58132977A JPS58132977A (ja) | 1983-08-08 |
JPS6312391B2 true JPS6312391B2 (ja) | 1988-03-18 |
Family
ID=11878674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1507382A Granted JPS58132977A (ja) | 1982-02-02 | 1982-02-02 | シヨツトキ−ゲ−ト型GaAs電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58132977A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012985A (ja) * | 1973-06-01 | 1975-02-10 | ||
JPS53125777A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Manufacture for field effect transistor |
JPS56133872A (en) * | 1980-03-21 | 1981-10-20 | Sumitomo Electric Ind Ltd | Manufacture of semiconductor device |
-
1982
- 1982-02-02 JP JP1507382A patent/JPS58132977A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012985A (ja) * | 1973-06-01 | 1975-02-10 | ||
JPS53125777A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Manufacture for field effect transistor |
JPS56133872A (en) * | 1980-03-21 | 1981-10-20 | Sumitomo Electric Ind Ltd | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPS58132977A (ja) | 1983-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6239835B2 (ja) | ||
JPH0260063B2 (ja) | ||
US4586063A (en) | Schottky barrier gate FET including tungsten-aluminum alloy | |
JPS6356710B2 (ja) | ||
JPS6312391B2 (ja) | ||
JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS6154263B2 (ja) | ||
JPS6142963A (ja) | 半導体装置の製造方法 | |
JPS58143578A (ja) | 電界効果トランジスタの製造方法 | |
JPS59161878A (ja) | 化合物半導体装置の製造方法 | |
JPS58103175A (ja) | 半導体装置およびその製造方法 | |
JPH0434824B2 (ja) | ||
JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JPH0354851B2 (ja) | ||
JPS60140875A (ja) | 半導体装置 | |
JPS6396965A (ja) | 半導体装置およびその製造方法 | |
JPS6239833B2 (ja) | ||
JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
JPH02288267A (ja) | ヒ化ガリウムを用いたmis型半導体装置の製造方法 | |
JPS61251077A (ja) | 化合物半導体装置の製造方法 | |
JPH07201884A (ja) | 電界効果トランジスタ | |
JPH0260218B2 (ja) | ||
JPH07283402A (ja) | 半導体装置とその製造方法 | |
JPS63169064A (ja) | 半導体装置 | |
JPS63239865A (ja) | GaAs電界効果トランジスタの製造方法 |