JPS63123220A

JPS63123220A - インタ−フエ−ス回路

Info

Publication number: JPS63123220A
Application number: JP61270126A
Authority: JP
Inventors: Hiroshi Morito; 宏森戸
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-11-12
Filing date: 1986-11-12
Publication date: 1988-05-27
Anticipated expiration: 2011-09-18
Also published as: JP2536311B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明はインターフェース回路に関する。

［従来の技術］従来、この種のインターフェース回路としては、例えば
第４図に示されているような２つの出力端子に各々フォ
ースと、シンクとして機能する２つの電流源を接続した
ものが知られている。このインターフェース回路を従来
例として先ず説明する。

第４図に示されているインターフェース回路は電流源４
０４．４０５を有しており、電流源４０４．４０５の制
御端は各々論理入力端子４０７．４１０に接続されてお
り、それらの一方の導電端は各々出力端子４０８．４０
９に接続されている。これに対して、電流源４０４．４
０５の他方の導電端はそれぞれ接地、及び電源４０６に
接続されている。インターフェース回路は一端の接地さ
れた基準電圧源４０１を有しており、この基準電圧源４
０１の他端は抵抗４０２．４０３を介して出力端子４０
８．４０９に接続されている。上記従来のインターフェ
ース回路は抵抗体を介して他の回路に接続されているの
で、抵抗４１１を付加した状態で動作を説明する。

まず、制御端子４０７．４１０に第１の論理値が供給さ
れると、電流源４０４．４０５はカットオフ状態になる
。この状態では抵抗４１１に電流が流れないので抵抗４
１１の両端には電位差は生じない。そこで、図示してい
ない他の回路は抵抗４１１の両端の電位差０を検出して
上記第１の論理値を判別することができる。これに対し
て、制御端子４０７．４１０に第２の論理（直が供給さ
れると電流源４０４．４０５が導通状態になるので抵抗
４１１の両端に電位差が発生する。それて、他の回路は
この電位差を検出して上記第２の論理値を判別すること
ができる。なお、上記基準電圧源４０１と抵抗４０２．
４０３は抵抗４１１の電位を一定に維持するために設け
られている。また、電流源４０４．４０５は論理伝達に
必要な電流が抵抗４１１に流れるように設定されており
、抵抗４０２．４０３は電流源４０４．４０５の消費電
力を減少させるため十分に大きな値に設定されている。

特に、インターフェース回路の出力端子に同様の回路を
複数接続して相互に抵抗４１１を駆動するようにして論
理の通信を行う場合、抵抗が十分大きくないと抵抗４１
１に発生する電圧が接続される回路数に依存してしまう
ことから抵抗４１１の抵抗値は十分に大きくしなければ
ならない。

［発明が解決しようとする問題点コ上記従来のインターフェース回路にあっては電流源４０
４．４０５の出力電流値が極めて精度よく設定されてい
るばあいは良好な動作が得られるものの、電流源４０４
．４０５で発生する電流に相違のある時には誤動作を起
こす恐れがあった。

すなわち、電流源４０４．４０５の出力電流に差が発生
すると、基準電圧源４０１からその差分が補われる。と
ころが、基準電圧源４０１は抵抗４０２．４０３を介し
て電流を供給しており、抵抗４０２．４０３は上述のよ
うに大きな抵抗値を有しているので、その両端に発生す
る電圧差はかなり大きな値となる。本来、基準電圧源４
０１および抵抗４０２．４０３は出力端子４０８．４０
９の電位を一定に保つために設けられているが、２つの
電流源４０４．４０５の出力電流差に基づく抵抗４０２
．４０３の電圧降下はそのまま出力端子の電位変動とな
って現れてしまう。換言すれば、出力端子４０８．４０
９の電位は出力論理にしたがい電流源をオン、オフする
度に大幅に変動するという問題点があった。

一般に、電流源の出力電流値を精度よく一致させること
は困難であり、特に、２つの電流源がシンクとフォース
として機能する場合はなおさら困難であることから、各
電流源の出力調整の困難さに加え、集積回路化に多大の
困難を伴うという問題点もあった。

［問題点を解決するための手段、作用及び効果］本発明
は第１基準電圧源と第１出力端子との間に介在する第１
トランジスタと、第２基準電圧源と第２出力端子との間
に介在し制御端が制御入力端子に接続された第２トラン
ジスタと、一方の入力端が電源に他方の入力端が第１出
力端子と第２出力端子との少なくとも一方にそれぞれ接
続され出力端が第１トランジスタの制御端に接続された
演算増幅器とを備えており、第１トランジスタと演算増
幅器とにより第１出力端子の電位を電源の出力電位に等
しくなるように制御しているので、出力端子の電圧を一
定に維持することができ、誤動作を起こすことがない。

従って、従来例のように出力調整の必要がなく、集積化
しやすい。

［実施例］第１図は本発明の第１実施例を示す図であり、１０１は
演算増幅器、１０２は基準電圧源、１０３．１０４はト
ランジスタ、１０６．１０７は出力端子、１０８は制御
入力端子をそれぞれ示している。演算増幅器１０１の正
相入力端子は基準電圧源１０２に接続されており、その
出力端子はトランジスタ１０４の制御端に接続されてい
る。トランジスタ１０４の一導電端は出力端子１０６お
よび演算増幅器１０１の逆相入力端子に接続され、残る
導電端は電源１．０５に接続されている。さらに、トラ
ンジスタ１０３の一導電端は出力端子１０７に接続され
ており、残る導電端は接地され、制御端は制御入力端子
に接続されている。このように構成された本実施例は従
来例と同様に出力端子１０６．１０７間に負荷抵抗１０
９が接続され、かつ、制御入力端子１０８に論理情報が
供給される。制御入力端子１０８に供給される論理情報
はトランジスタ１０３を一定のインピーダンスを有する
導電状態か、カットオフ状態に切り替える。

まず、第１論理情報の供給された導電状態においては出
力端子１０７を介して負荷抵抗１０９より電流を引き込
み、負荷抵抗１０９は出力端子１０６より電流の供給を
受けてその両端に電圧差を発生させる。こうして、上記
電圧差に基づき第１論理情報を伝達するが、その電圧は
トランジスタ１０４により決定される。すなわち、トラ
ンジスタ１０４および演算増幅器１０１は負帰還系を構
成しており、出力端子１０６の電位が基準電圧源１０２
の出力電位と等しくなるように機能する。

したがって、仮にトランジスタ１０３の導・１時にイン
ピーダンスの変動があっても、出力端量電位は一定に維
持されることになる。

次に、制御入力端子１０８に第２論理情報が供給され、
トランジスタ１０３がカットオフ状態になったときを説
明する。この場合には、負荷抵抗１０９０両端には電位
差は生ぜず、かかる負荷抵抗１０９の電位差に基づき第
２論理情報を伝達する。この場合にも、出力端子１０６
．１０７の電位はトランジスタ１０４と演算増幅器１０
１により一定に維持される。トランジスタ１０４と演算
増幅器１０１とは出力端子１０６の電位が降下するのを
防ぐように働き、電位の上昇には無力であるが、第１図
の実施例はその構成上、出力端子１０６と接地電位とを
結ぶリークパスが生じ易く特に問題とはならず、懸念の
ある場合には出力端子１０６または１０７の一方または
双方を任意のインピーダンスで接地してもよい。第１図
の実施例ではこのようにして出力端子電位を一定に維持
し、論理情報を正確に伝達することができる。

次に、第２図に示されている第２実施例について説明す
る。この第２実施例は上記第１実施例の構成に加えて抵
抗２０９．２１０．２１１．２１２を含んでいる。演算
増幅器２０１の逆相入力端子は抵抗２０９．２１０を介
して出力端子２０６及び２０７に接続され、トランジス
タ２０３．２０４の一導電端は抵抗２１１．２１２を介
して各々出力端子２０７及び電源２０５に接続されてい
る。かかる構成の第２実施例は第１実施例と同様に機能
し、トランジスタ２０３の導電時インピーダンスは抵抗
２１１に比べて十分小さいものに設定すること゛により
出力端子２０７への出力電流が抵抗２１１により制御さ
れるように構成されている。また、出力端子２０６から
の出力電流は抵抗２１２により制限され、出力端子２０
６．２０７の地絡時保護がなされている。更に、抵抗２
０９．２１０はその抵抗値が等しく設定されることによ
り、演算増幅器に出力端子２０６．２０７の平均電位を
伝達し、出力端子２０６．２０７の平均電位が一定に保
たれるように構成されている。抵抗２０６．２０７は従
来例と同様に負荷抵抗より十分大きな値に設定する必要
があるが、第２実施例において抵抗２０６．２０７を介
しての電流供給は生じないので、出力端子電圧の変動が
生じることはない。

次に、本発明の第３実施例を第３図に基づき説明する。

第３実施例は第１実施例の構成にトランジスタ３１３を
加えたものであり、トランジスタ３１３は抵抗３１２と
電源３０５間に挿入されている。その制御端は第２の制
御入力端子３１４に接続されている。その動作は第１実
施例と同様であるが、トランジスタ３１３はトランジス
タ３０３がカットオフ状態になるときに同様にカットオ
フ状態となるように制御され出力端子３０６．３０７と
諸電流源との切り離しを行っている。これは複数のイン
ターフェース回路がその出力端子を介して相互に接続さ
れた場合に必要とされる高インピーダンス出力状態を実
現するためである。

以上説明してきたように、本発明の各実施例では出力電
位変動がなく、また、電流源出力電流を調整する必要も
ない。従って、集積回路に使用しやすいという利点があ
る。

【図面の簡単な説明】

第１図は第１実施例の回路図、第２図は第２実施例の回
路図、第３図は第３実施例の回路図、第４図は従来例の
回路図である。１０１．２０１．３０１・・・演算増幅器、１０２．２
０２．３０２・・基準電圧源、１０３．１０４．２０３
．２０４．３０３．３０４．３１３・・・φ・・トラン
ジスタ、１０５．２０５．３０５・・・電源、１０６．１０７．２０６．２０７．３０６．３０７・・
・・・・・・出力端子、１０８．２０８．３０８．３１４・・・・・・・・・・制御入力端子、１０９・・・・・・負荷抵抗、２０９．２１０，２１１．２１２．３０９．３１０．３
１１．３１２、・φ・・・抵抗。第１図第２図第３図

Claims

【特許請求の範囲】

第１基準電圧源と第１出力端子との間に介在する第１ト
ランジスタと、第２基準電圧源と第２出力端子との間に
介在し制御端が制御入力端子に接続された第２トランジ
スタと、一方の入力端が電源に他方の入力端が第１出力
端子と第２出力端子との少なくともいっぽうにそれぞれ
接続され出力端が第１トランジスタの制御端に接続され
た演算増幅器とを備えたインターフェース回路。