JPH0643950A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0643950A JPH0643950A JP21723892A JP21723892A JPH0643950A JP H0643950 A JPH0643950 A JP H0643950A JP 21723892 A JP21723892 A JP 21723892A JP 21723892 A JP21723892 A JP 21723892A JP H0643950 A JPH0643950 A JP H0643950A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- automatic
- operational amplifier
- control circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】並列運転される自動直流電圧制御回路よりなる
電源装置に関し簡潔な構成で制御精度が高く、他方の制
御回路に障害発生時に遅滞なく、これに代わって負荷に
電力を供給できる装置を提供する。 【構成】出力電圧検出回路の検出電圧を、設定値に保持
するように並列運転される自動電圧制御回路AVR1（AV
R2）の正側出力回路に挿入した逆流阻止用ダイオ−ドD
11（D21 ）のアノ−ドを抵抗R15 （R25 ）を介して演算
増幅器OPA1（OPA2）の反転入力端子に、D11 （D21 ）の
カソ−ドを抵抗R16 （R26 ）を介してOPA1（OPA2）の非
反転入力端子に各接続し、OPA1（OPA2）の出力端子に各
アノ−ドが接続されたダイオ−ドD12 及びD13 （D22 及
びD23 ）のうち、D12 （D22 ）のカソ−ドをOPA1（OP
A2）の反転入力端子と出力電圧検出用分圧回路R11 及び
R12 （R21 及びR22 ）に、D13 （D23 ）のカソ−ドをD
11 （D21 ）のアノ−ドに各接続してある。
電源装置に関し簡潔な構成で制御精度が高く、他方の制
御回路に障害発生時に遅滞なく、これに代わって負荷に
電力を供給できる装置を提供する。 【構成】出力電圧検出回路の検出電圧を、設定値に保持
するように並列運転される自動電圧制御回路AVR1（AV
R2）の正側出力回路に挿入した逆流阻止用ダイオ−ドD
11（D21 ）のアノ−ドを抵抗R15 （R25 ）を介して演算
増幅器OPA1（OPA2）の反転入力端子に、D11 （D21 ）の
カソ−ドを抵抗R16 （R26 ）を介してOPA1（OPA2）の非
反転入力端子に各接続し、OPA1（OPA2）の出力端子に各
アノ−ドが接続されたダイオ−ドD12 及びD13 （D22 及
びD23 ）のうち、D12 （D22 ）のカソ−ドをOPA1（OP
A2）の反転入力端子と出力電圧検出用分圧回路R11 及び
R12 （R21 及びR22 ）に、D13 （D23 ）のカソ−ドをD
11 （D21 ）のアノ−ドに各接続してある。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器等の電源
装置、特に並列運転される２個の自動直流電圧制御回路
より成る電源装置に関するものである。
装置、特に並列運転される２個の自動直流電圧制御回路
より成る電源装置に関するものである。
【０００２】
【従来の技術】各種電子機器は、一般に電源が断たれる
と同時に作動を停止するものが多く、作動中に電源が断
たれると種々の不都合を生ずることとなる。このため２
個の電源回路を負荷に並列接続して常時並列運転を行わ
せ、一方の電源に障害が発生した場合には他方の電源か
ら電力を供給する電源装置が用いられている。図３は、
このような従来の電源装置の一例を示す結線図で、E1及
びE2は直流電源、R11 、R12 、R21 及びR22 は電圧検出
用分圧抵抗、A1及びA2は電圧検出用差動増幅器、ER1 及
びER2 は基準直流電圧源、R13 及びR23 は負荷抵抗、Q
11 及びQ21 は電圧制御用トランジスタ、R14 及びR24
は電流検出用抵抗、Q12 及びQ22は過電流保護用トラン
ジスタ、D1及びD2は逆流阻止用ダイオ−ド、T1及びT2は
出力端子で、これらによって２個の自動直流電圧制御回
路が構成される。一方の自動直流電圧制御回路において
は、分圧抵抗R11 及びR12 の検出電圧を差動増幅器A1に
おいて基準直流電圧源ER1 の基準電圧と比較し、その比
較結果に応じて電圧制御用トランジスタQ11 の内部イン
ピ−ダンスを制御し、逆流阻止用ダイオ−ドD1を介して
端子T1及びT2から出力する直流電圧を設定値に保持する
ように作動する。他方の自動直流電圧制御回路において
も、分圧抵抗R21 及びR22 の検出電圧を差動増幅器A2に
おいて基準直流電圧源ER2 の基準電圧と比較し、その比
較結果に応じて電圧制御用トランジスタQ21 の内部イン
ピ−ダンスを制御し、逆流阻止用ダイオ−ドD2を介して
端子T1及びT2から出力する直流電圧を設定値に保持する
ように作動する。そして２個の自動直流電圧制御回路の
各出力電圧のうち、負荷の必要とする電圧に一致又は近
い方の出力が負荷に供給され、両制御回路の出力電圧が
一致している場合には、負荷に供給される電力の1/2 ず
つを分担することとなる。
と同時に作動を停止するものが多く、作動中に電源が断
たれると種々の不都合を生ずることとなる。このため２
個の電源回路を負荷に並列接続して常時並列運転を行わ
せ、一方の電源に障害が発生した場合には他方の電源か
ら電力を供給する電源装置が用いられている。図３は、
このような従来の電源装置の一例を示す結線図で、E1及
びE2は直流電源、R11 、R12 、R21 及びR22 は電圧検出
用分圧抵抗、A1及びA2は電圧検出用差動増幅器、ER1 及
びER2 は基準直流電圧源、R13 及びR23 は負荷抵抗、Q
11 及びQ21 は電圧制御用トランジスタ、R14 及びR24
は電流検出用抵抗、Q12 及びQ22は過電流保護用トラン
ジスタ、D1及びD2は逆流阻止用ダイオ−ド、T1及びT2は
出力端子で、これらによって２個の自動直流電圧制御回
路が構成される。一方の自動直流電圧制御回路において
は、分圧抵抗R11 及びR12 の検出電圧を差動増幅器A1に
おいて基準直流電圧源ER1 の基準電圧と比較し、その比
較結果に応じて電圧制御用トランジスタQ11 の内部イン
ピ−ダンスを制御し、逆流阻止用ダイオ−ドD1を介して
端子T1及びT2から出力する直流電圧を設定値に保持する
ように作動する。他方の自動直流電圧制御回路において
も、分圧抵抗R21 及びR22 の検出電圧を差動増幅器A2に
おいて基準直流電圧源ER2 の基準電圧と比較し、その比
較結果に応じて電圧制御用トランジスタQ21 の内部イン
ピ−ダンスを制御し、逆流阻止用ダイオ−ドD2を介して
端子T1及びT2から出力する直流電圧を設定値に保持する
ように作動する。そして２個の自動直流電圧制御回路の
各出力電圧のうち、負荷の必要とする電圧に一致又は近
い方の出力が負荷に供給され、両制御回路の出力電圧が
一致している場合には、負荷に供給される電力の1/2 ず
つを分担することとなる。
【０００３】図４もまた従来の電源装置の一例を示す結
線図で、R1及びR2は共通の電圧検出用分圧抵抗で、他の
符号は図３と同様である。この装置においては、共通の
電圧検出用分圧抵抗R1及びR2の検出電圧を一方の自動直
流電圧制御回路の差動増幅器A1に加えて基準電圧と比較
し、その比較結果に応じて電圧制御用トランジスタQ11
の内部インピ−ダンスを制御すると共に、共通の電圧検
出用分圧抵抗R1及びR2の検出電圧を他方の自動直流電圧
制御回路の差動増幅器A2に加えて基準電圧と比較し、そ
の比較結果に応じて電圧制御用トランジスタQ21 の内部
インピ−ダンスを制御する。
線図で、R1及びR2は共通の電圧検出用分圧抵抗で、他の
符号は図３と同様である。この装置においては、共通の
電圧検出用分圧抵抗R1及びR2の検出電圧を一方の自動直
流電圧制御回路の差動増幅器A1に加えて基準電圧と比較
し、その比較結果に応じて電圧制御用トランジスタQ11
の内部インピ−ダンスを制御すると共に、共通の電圧検
出用分圧抵抗R1及びR2の検出電圧を他方の自動直流電圧
制御回路の差動増幅器A2に加えて基準電圧と比較し、そ
の比較結果に応じて電圧制御用トランジスタQ21 の内部
インピ−ダンスを制御する。
【０００４】
【発明が解決しようとする課題】図３に示した従来装置
においては、分圧抵抗R11 及びR12 が検出する電圧は逆
流阻止用ダイオ−ドD1のアノ−ド側の電圧で、端子T1及
びT2の出力電圧を検出するものではなく、分圧抵抗R21
及びR22 が検出する電圧もまた端子T1及びT2の出力電圧
ではなく、逆流阻止用ダイオ−ドD2のアノ−ド側の電圧
である。したがって、端子T1及びT2の出力電圧は、各制
御回路の設定電圧に比し逆流阻止用ダイオ−ドD1又はD2
における電圧降下分だけ低いばかりでなく、負荷の変動
等によって出力電流が変化すると逆流阻止用ダイオ−ド
D1又はD2の非直線特性によって出力電圧が変動し、制御
精度の劣化を免れることができない。図４に示した従来
装置においては、端子T1及びT2の出力電圧を検出し、こ
の電圧を設定電圧に一致させるように制御が行われるか
ら、逆流阻止用ダイオ−ドD1又はD2における電圧降下及
び非直線特性の影響等を含めて制御が行われることとな
り、制御精度は高いものとなるが、次のような欠点を免
れることができない。即ち、２個の制御回路の各設定電
圧は、負荷の要求する電圧に各一致するように設定され
るが、両制御回路における各設定回路の特性の不揃によ
って実際の設定電圧に僅かながらでも差を生じた場合、
例えば一方の制御回路の実際の設定電圧が５Ｖ、他方の
制御回路の実際の設定電圧が 4.9Ｖであるとすると、一
方の制御回路は端子T1及びT2の出力電圧を設定電圧５Ｖ
に保持するように作動するが、他方の制御回路は端子T1
及びT2の出力電圧が５Ｖで設定電圧 4.9Ｖより高いた
め、電圧制御用トランジスタの内部インピ−ダンスを高
めて、遂には端子T1及びT2に出力させる電圧を０Ｖにま
で低下させるに到る。この状態で、一方の制御回路に障
害が発生した場合には、これに代わるべき他方の制御回
路は出力電圧を０Ｖから高めることとなるので、出力電
圧を設定電圧4.9Ｖにまで高めるのに時間の遅れを生
じ、その間、負荷の正常な作動が阻害されることとな
る。
においては、分圧抵抗R11 及びR12 が検出する電圧は逆
流阻止用ダイオ−ドD1のアノ−ド側の電圧で、端子T1及
びT2の出力電圧を検出するものではなく、分圧抵抗R21
及びR22 が検出する電圧もまた端子T1及びT2の出力電圧
ではなく、逆流阻止用ダイオ−ドD2のアノ−ド側の電圧
である。したがって、端子T1及びT2の出力電圧は、各制
御回路の設定電圧に比し逆流阻止用ダイオ−ドD1又はD2
における電圧降下分だけ低いばかりでなく、負荷の変動
等によって出力電流が変化すると逆流阻止用ダイオ−ド
D1又はD2の非直線特性によって出力電圧が変動し、制御
精度の劣化を免れることができない。図４に示した従来
装置においては、端子T1及びT2の出力電圧を検出し、こ
の電圧を設定電圧に一致させるように制御が行われるか
ら、逆流阻止用ダイオ−ドD1又はD2における電圧降下及
び非直線特性の影響等を含めて制御が行われることとな
り、制御精度は高いものとなるが、次のような欠点を免
れることができない。即ち、２個の制御回路の各設定電
圧は、負荷の要求する電圧に各一致するように設定され
るが、両制御回路における各設定回路の特性の不揃によ
って実際の設定電圧に僅かながらでも差を生じた場合、
例えば一方の制御回路の実際の設定電圧が５Ｖ、他方の
制御回路の実際の設定電圧が 4.9Ｖであるとすると、一
方の制御回路は端子T1及びT2の出力電圧を設定電圧５Ｖ
に保持するように作動するが、他方の制御回路は端子T1
及びT2の出力電圧が５Ｖで設定電圧 4.9Ｖより高いた
め、電圧制御用トランジスタの内部インピ−ダンスを高
めて、遂には端子T1及びT2に出力させる電圧を０Ｖにま
で低下させるに到る。この状態で、一方の制御回路に障
害が発生した場合には、これに代わるべき他方の制御回
路は出力電圧を０Ｖから高めることとなるので、出力電
圧を設定電圧4.9Ｖにまで高めるのに時間の遅れを生
じ、その間、負荷の正常な作動が阻害されることとな
る。
【０００５】
【課題を解決するための手段】本発明は、検出回路によ
って検出した出力電圧を、設定電圧に保持するように制
御する第１及び第２の自動直流電圧制御回路を、負荷に
並列接続するように構成した電源装置において、第１の
自動直流電圧制御回路の正側（又は負側）出力回路に挿
入された第１の逆流阻止用ダイオ−ドのアノ−ド（又は
カソ−ド）を第１の演算抵抗を介して第１の演算増幅器
の反転入力端子に接続し、第１の逆流阻止用ダイオ−ド
のカソ−ド（又はアノ−ド）を第２の演算抵抗を介して
第１の演算増幅器の非反転入力端子に接続し、第１の演
算増幅器の出力端子に第１及び第２のスイッチングダイ
オ−ドの各アノ−ド（又はカソ−ド）を接続し、第１の
スイッチングダイオ−ドのカソ−ド（又はアノ−ド）を
第１の演算増幅器の反転入力端子及び第１の自動直流電
圧制御回路の出力電圧検出回路に接続し、第２のスイッ
チングダイオ−ドのカソ−ド（又はアノ−ド）を第１の
逆流阻止用ダイオ−ドのアノ−ド（又はカソ−ド）に接
続して成る回路を第１の自動直流電圧制御回路に付加す
ると共に、第２の自動直流電圧制御回路の正側（又は負
側）出力回路に挿入された第２の逆流阻止用ダイオ−ド
のアノ−ド（又はカソ−ド）を第３の演算抵抗を介して
第２の演算増幅器の反転入力端子に接続し、第２の逆流
阻止用ダイオ−ドのカソ−ド（又はアノ−ド）を第４の
演算抵抗を介して第２の演算増幅器の非反転入力端子に
接続し、第２の演算増幅器の出力端子に第３及び第４の
スイッチングダイオ−ドの各アノ−ド（又はカソ−ド）
を接続し、第３のスイッチングダイオ−ドのカソ−ド
（又はアノ−ド）を第２の演算増幅器の反転入力端子及
び第２の自動直流電圧制御回路の出力電圧検出回路に接
続し、第４のスイッチングダイオ−ドのカソ−ド（又は
アノ−ド）を第２の逆流阻止用ダイオ−ドのアノ−ド
（又はカソ−ド）に接続して成る回路を第２の自動直流
電圧制御回路に付加することによって、従来装置の欠点
を除こうとするものである。
って検出した出力電圧を、設定電圧に保持するように制
御する第１及び第２の自動直流電圧制御回路を、負荷に
並列接続するように構成した電源装置において、第１の
自動直流電圧制御回路の正側（又は負側）出力回路に挿
入された第１の逆流阻止用ダイオ−ドのアノ−ド（又は
カソ−ド）を第１の演算抵抗を介して第１の演算増幅器
の反転入力端子に接続し、第１の逆流阻止用ダイオ−ド
のカソ−ド（又はアノ−ド）を第２の演算抵抗を介して
第１の演算増幅器の非反転入力端子に接続し、第１の演
算増幅器の出力端子に第１及び第２のスイッチングダイ
オ−ドの各アノ−ド（又はカソ−ド）を接続し、第１の
スイッチングダイオ−ドのカソ−ド（又はアノ−ド）を
第１の演算増幅器の反転入力端子及び第１の自動直流電
圧制御回路の出力電圧検出回路に接続し、第２のスイッ
チングダイオ−ドのカソ−ド（又はアノ−ド）を第１の
逆流阻止用ダイオ−ドのアノ−ド（又はカソ−ド）に接
続して成る回路を第１の自動直流電圧制御回路に付加す
ると共に、第２の自動直流電圧制御回路の正側（又は負
側）出力回路に挿入された第２の逆流阻止用ダイオ−ド
のアノ−ド（又はカソ−ド）を第３の演算抵抗を介して
第２の演算増幅器の反転入力端子に接続し、第２の逆流
阻止用ダイオ−ドのカソ−ド（又はアノ−ド）を第４の
演算抵抗を介して第２の演算増幅器の非反転入力端子に
接続し、第２の演算増幅器の出力端子に第３及び第４の
スイッチングダイオ−ドの各アノ−ド（又はカソ−ド）
を接続し、第３のスイッチングダイオ−ドのカソ−ド
（又はアノ−ド）を第２の演算増幅器の反転入力端子及
び第２の自動直流電圧制御回路の出力電圧検出回路に接
続し、第４のスイッチングダイオ−ドのカソ−ド（又は
アノ−ド）を第２の逆流阻止用ダイオ−ドのアノ−ド
（又はカソ−ド）に接続して成る回路を第２の自動直流
電圧制御回路に付加することによって、従来装置の欠点
を除こうとするものである。
【０００６】
【実施例】図１は、本発明の一実施例を示す結線図で、
E1及びE2は整流電源等より成る直流電源、R11 、R12 、
R21 及びR22 は電圧検出用分圧抵抗、A1及びA2は電圧検
出用差動増幅器、ER1 及びER2 は基準直流電圧源、R13
及びR23 は負荷抵抗、Q11及びQ21 は電圧制御用トラン
ジスタ、R14 及びR24 は電流検出用抵抗、Q12 及びQ22
は過電流保護用トランジスタ、D11 及びD21 は第１及び
第２の逆流阻止用ダイオ−ド、T1及びT2は出力端子で、
これらによって従来と同様の第１及び第２の自動直流電
圧制御回路AVR1及びAVR2が構成される。次に、OPA1及び
OPA2は第１及び第２の演算増幅器、R15 及びR16 は第１
及び第２の演算抵抗、R25 及びR26 は第３及び第４の演
算抵抗、D12 及びD13 は第１及び第２のスイッチングダ
イオ−ド、D22 及びD23 は第３及び第４のスイッチング
ダイオ−ドである。尚、制御回路AVR1及びAVR2の各対応
する構成素子は互いに特性が等しいか、できるだけ特性
の等しい素子を選ぶ必要がある。本発明装置においても
一方の制御回路AVR1において、差動増幅器A1に入力され
る検出電圧が基準直流電圧源ER1 の基準電圧と比較さ
れ、その比較結果に応じて電圧制御用トランジスタQ11
の内部インピ−ダンスが制御され、負荷の変動によって
過電流が流れた場合には、過電流保護用抵抗R14 の電圧
降下によって過電流保護用トランジスタQ12 が導通して
電圧制御用トランジスタQ11 が遮断され、他方の制御回
路AVR2においても、差動増幅器A2に入力される検出電圧
が基準直流電圧源ER2 の基準電圧と比較され、その比較
結果に応じて電圧制御用トランジスタQ21 の内部インピ
−ダンスが制御され、負荷の変動によって過電流が流れ
た場合には、過電流保護用抵抗R24 の電圧降下によって
過電流保護用トランジスタQ22が導通して電圧制御用ト
ランジスタQ21 が遮断されることは、従来の制御回路と
同様である。
E1及びE2は整流電源等より成る直流電源、R11 、R12 、
R21 及びR22 は電圧検出用分圧抵抗、A1及びA2は電圧検
出用差動増幅器、ER1 及びER2 は基準直流電圧源、R13
及びR23 は負荷抵抗、Q11及びQ21 は電圧制御用トラン
ジスタ、R14 及びR24 は電流検出用抵抗、Q12 及びQ22
は過電流保護用トランジスタ、D11 及びD21 は第１及び
第２の逆流阻止用ダイオ−ド、T1及びT2は出力端子で、
これらによって従来と同様の第１及び第２の自動直流電
圧制御回路AVR1及びAVR2が構成される。次に、OPA1及び
OPA2は第１及び第２の演算増幅器、R15 及びR16 は第１
及び第２の演算抵抗、R25 及びR26 は第３及び第４の演
算抵抗、D12 及びD13 は第１及び第２のスイッチングダ
イオ−ド、D22 及びD23 は第３及び第４のスイッチング
ダイオ−ドである。尚、制御回路AVR1及びAVR2の各対応
する構成素子は互いに特性が等しいか、できるだけ特性
の等しい素子を選ぶ必要がある。本発明装置においても
一方の制御回路AVR1において、差動増幅器A1に入力され
る検出電圧が基準直流電圧源ER1 の基準電圧と比較さ
れ、その比較結果に応じて電圧制御用トランジスタQ11
の内部インピ−ダンスが制御され、負荷の変動によって
過電流が流れた場合には、過電流保護用抵抗R14 の電圧
降下によって過電流保護用トランジスタQ12 が導通して
電圧制御用トランジスタQ11 が遮断され、他方の制御回
路AVR2においても、差動増幅器A2に入力される検出電圧
が基準直流電圧源ER2 の基準電圧と比較され、その比較
結果に応じて電圧制御用トランジスタQ21 の内部インピ
−ダンスが制御され、負荷の変動によって過電流が流れ
た場合には、過電流保護用抵抗R24 の電圧降下によって
過電流保護用トランジスタQ22が導通して電圧制御用ト
ランジスタQ21 が遮断されることは、従来の制御回路と
同様である。
【０００７】そして本発明装置においては、制御回路AV
R1とAVR2の各設定電圧、即ち、本来互いに等しい電圧に
設定すべき設定電圧が、設定回路部品の特性の不揃によ
って僅かながら差を生じて、例えば制御回路AVR1の実際
の設定電圧が制御回路AVR2の実際の設定電圧より高い場
合には、制御回路AVR1の逆流阻止用ダイオ−ドD11 が導
通し、制御回路AVR2の逆流阻止用ダイオ−ドD21 が遮断
状態となる。制御回路AVR1における実際の設定電圧を
V1、逆流阻止用ダイオ−ドD11 の順方向電圧降下をVDと
すると、逆流阻止用ダイオ−ドD11 のアノ−ド側の電圧
はV1＋VDで、カソ−ド側の電圧はV1である。演算増幅器
OPA1の反転入力端子の電位が非反転入力端子の電位V1よ
り低くなるように抵抗R15 の抵抗値を選ぶと、演算増幅
器OPA1の出力電圧が高くなってダイオ−ドD12 が導通す
る。ダイオ−ドD12 の導通によって演算増幅器OPA1の出
力端子と反転入力端子間に負帰還回路が形成され、反転
入力端子の電位は非反転入力端子の電位V1と同電位とみ
なすことができるから、分圧抵抗R11 及びR12 は設定電
圧V1を分圧検出して差動増幅器A1に入力し、制御作動が
行われることとなる。一方、制御回路AVR2の実際の設定
電圧をV2（V2＜V1）とすると、演算増幅器OPA2の反転入
力端子には抵抗R25 を介して電圧V2が加えられ、非反転
入力端子には抵抗R26 を介して電圧V1が加えられるから
演算増幅器OPA2の出力電圧が高くなり、ダイオ−ドD22
が導通して負帰還回路が形成され、反転入力端子及び非
反転入力端子は同電位V1とみなすことができ、ダイオ−
ドD22 の順方向電圧降下をVDとすると演算増幅器OPA2の
出力電圧はV1＋VDとなる。したがって、ダイオ−ドD23
のアノ−ドに演算増幅器OPA2の出力電圧V1＋VDが加えら
れ、カソ−ドにダイオ−ドD21 のアノ−ド側の電圧、即
ち、電圧V2が加えられるから、ダイオ−ドD23 に加わる
電圧は（V1−V2）＋VDとなってダイオ−ドD23 の順方向
電圧降下分より高くなり、ダイオ−ドD23 に比較的大電
流が流れ、演算増幅器OPA2の出力電圧が低下してダイオ
−ドD22 が遮断状態となり、負帰還回路が開放され、演
算増幅器OPA2の反転入力端子の電位がV2、非反転入力端
子の電位がV1となり、演算増幅器OPA2の出力電圧はV2＋
VDとなる。したがって、演算増幅器OPA2の出力電圧V2＋
VDからダイオ−ドD22 の順方向電圧降下分VDを差し引い
た電圧V2又はV2にほぼ等しい電圧が、分圧抵抗R21 及び
R2 2 に加えられ、制御回路AVR2は設定電圧V2又は電圧V2
にほぼ等しい電圧を設定電圧として制御作動を行うこと
となる。
R1とAVR2の各設定電圧、即ち、本来互いに等しい電圧に
設定すべき設定電圧が、設定回路部品の特性の不揃によ
って僅かながら差を生じて、例えば制御回路AVR1の実際
の設定電圧が制御回路AVR2の実際の設定電圧より高い場
合には、制御回路AVR1の逆流阻止用ダイオ−ドD11 が導
通し、制御回路AVR2の逆流阻止用ダイオ−ドD21 が遮断
状態となる。制御回路AVR1における実際の設定電圧を
V1、逆流阻止用ダイオ−ドD11 の順方向電圧降下をVDと
すると、逆流阻止用ダイオ−ドD11 のアノ−ド側の電圧
はV1＋VDで、カソ−ド側の電圧はV1である。演算増幅器
OPA1の反転入力端子の電位が非反転入力端子の電位V1よ
り低くなるように抵抗R15 の抵抗値を選ぶと、演算増幅
器OPA1の出力電圧が高くなってダイオ−ドD12 が導通す
る。ダイオ−ドD12 の導通によって演算増幅器OPA1の出
力端子と反転入力端子間に負帰還回路が形成され、反転
入力端子の電位は非反転入力端子の電位V1と同電位とみ
なすことができるから、分圧抵抗R11 及びR12 は設定電
圧V1を分圧検出して差動増幅器A1に入力し、制御作動が
行われることとなる。一方、制御回路AVR2の実際の設定
電圧をV2（V2＜V1）とすると、演算増幅器OPA2の反転入
力端子には抵抗R25 を介して電圧V2が加えられ、非反転
入力端子には抵抗R26 を介して電圧V1が加えられるから
演算増幅器OPA2の出力電圧が高くなり、ダイオ−ドD22
が導通して負帰還回路が形成され、反転入力端子及び非
反転入力端子は同電位V1とみなすことができ、ダイオ−
ドD22 の順方向電圧降下をVDとすると演算増幅器OPA2の
出力電圧はV1＋VDとなる。したがって、ダイオ−ドD23
のアノ−ドに演算増幅器OPA2の出力電圧V1＋VDが加えら
れ、カソ−ドにダイオ−ドD21 のアノ−ド側の電圧、即
ち、電圧V2が加えられるから、ダイオ−ドD23 に加わる
電圧は（V1−V2）＋VDとなってダイオ−ドD23 の順方向
電圧降下分より高くなり、ダイオ−ドD23 に比較的大電
流が流れ、演算増幅器OPA2の出力電圧が低下してダイオ
−ドD22 が遮断状態となり、負帰還回路が開放され、演
算増幅器OPA2の反転入力端子の電位がV2、非反転入力端
子の電位がV1となり、演算増幅器OPA2の出力電圧はV2＋
VDとなる。したがって、演算増幅器OPA2の出力電圧V2＋
VDからダイオ−ドD22 の順方向電圧降下分VDを差し引い
た電圧V2又はV2にほぼ等しい電圧が、分圧抵抗R21 及び
R2 2 に加えられ、制御回路AVR2は設定電圧V2又は電圧V2
にほぼ等しい電圧を設定電圧として制御作動を行うこと
となる。
【０００８】図１に示した実施例は、制御回路AVR1及び
AVR2における逆流阻止用ダイオ−ドD11 及びD21 を正側
の出力回路に挿入した場合であるが、逆流阻止用ダイオ
−ドD11 及びD21 を負側の出力回路に挿入する場合に
は、図２に示すように、第１及び第２の逆流阻止用ダイ
オ−ドD11 及びD21 、第１ないし第４のスイッチングダ
イオ−ドD12 、D13 、D22 及びD23 の各極性を図１の場
合と逆極性となるように回路に挿入することによって、
図１の場合と同様の作動を行わせることができる。図２
において、OPA1及びOPA2は第１及び第２の演算増幅器、
R15 、R16 、R25及びR26 は第１ないし第４の演算抵抗
で、他の符号及び構成は、図１と同様である。以上何れ
の実施例においても制御回路AVR1及びAVR2として図１及
び図２に示した制御回路の他、例えばスイッチング方式
の自動直流電圧制御回路等従来公知の制御回路のうち、
適宜の制御回路を用いて本発明を実施することができ
る。
AVR2における逆流阻止用ダイオ−ドD11 及びD21 を正側
の出力回路に挿入した場合であるが、逆流阻止用ダイオ
−ドD11 及びD21 を負側の出力回路に挿入する場合に
は、図２に示すように、第１及び第２の逆流阻止用ダイ
オ−ドD11 及びD21 、第１ないし第４のスイッチングダ
イオ−ドD12 、D13 、D22 及びD23 の各極性を図１の場
合と逆極性となるように回路に挿入することによって、
図１の場合と同様の作動を行わせることができる。図２
において、OPA1及びOPA2は第１及び第２の演算増幅器、
R15 、R16 、R25及びR26 は第１ないし第４の演算抵抗
で、他の符号及び構成は、図１と同様である。以上何れ
の実施例においても制御回路AVR1及びAVR2として図１及
び図２に示した制御回路の他、例えばスイッチング方式
の自動直流電圧制御回路等従来公知の制御回路のうち、
適宜の制御回路を用いて本発明を実施することができ
る。
【０００９】
【発明の効果】本発明装置は、逆流阻止用ダイオ−ドに
おける電圧降下分及びその変動分を含んだ出力電圧を検
出して制御を行うように構成してあるから、図３に示し
た従来装置に較べて遥かに制御精度が高く、又、他方の
制御回路に比し実際の設定電圧が低いために負荷に電力
を供給することなく予備装置として作動する側の制御回
路においても、自己の設定電圧によって作動するから、
図４に示した従来装置のように、出力電圧を０Ｖにまで
低下させることなく、したがって、他方の制御回路に障
害が発生した場合には時間の遅れなく、他方の制御回路
に代わって負荷に電力を供給することが可能であり、
又、簡潔な構成で所期の目的を達することができる。
おける電圧降下分及びその変動分を含んだ出力電圧を検
出して制御を行うように構成してあるから、図３に示し
た従来装置に較べて遥かに制御精度が高く、又、他方の
制御回路に比し実際の設定電圧が低いために負荷に電力
を供給することなく予備装置として作動する側の制御回
路においても、自己の設定電圧によって作動するから、
図４に示した従来装置のように、出力電圧を０Ｖにまで
低下させることなく、したがって、他方の制御回路に障
害が発生した場合には時間の遅れなく、他方の制御回路
に代わって負荷に電力を供給することが可能であり、
又、簡潔な構成で所期の目的を達することができる。
【図１】本発明の一実施例を示す結線図である。
【図２】本発明の他の実施例を示す結線図である。
【図３】従来装置を示す結線図である。
【図４】従来装置を示す結線図である。
E1 直流電源 E2 直流電源 R11 電圧検出用分圧抵抗 R12 電圧検出用分圧抵抗 R21 電圧検出用分圧抵抗 R22 電圧検出用分圧抵抗 A1 電圧検出用差動増幅器 A2 電圧検出用差動増幅器 ER1 基準直流電圧源 ER2 基準直流電圧源 R13 負荷抵抗 R23 負荷抵抗 Q11 電圧制御用トランジスタ Q21 電圧制御用トランジスタ R14 電流検出用抵抗 R24 電流検出用抵抗 Q12 過電流保護用トランジスタ Q22 過電流保護用トランジスタ D11 逆流阻止用ダイオ−ド D21 逆流阻止用ダイオ−ド T1 出力端子 T2 出力端子 AVR1 自動直流電圧制御回路 AVR2 自動直流電圧制御回路 OPA1 演算増幅器 OPA2 演算増幅器 R15 演算抵抗 R16 演算抵抗 R25 演算抵抗 R26 演算抵抗 D12 スイッチングダイオ−ド D13 スイッチングダイオ−ド D22 スイッチングダイオ−ド D23 スイッチングダイオ−ド D1 逆流阻止用ダイオ−ド D2 逆流阻止用ダイオ−ド R1 共通の電圧検出用分圧抵抗 R2 共通の電圧検出用分圧抵抗
Claims (2)
- 【請求項１】検出回路によって検出した出力電圧を、設
定電圧に保持するように制御する第１及び第２の自動直
流電圧制御回路を、負荷に並列接続するように構成した
電源装置において、前記第１の自動直流電圧制御回路の
正側出力回路に挿入された第１の逆流阻止用ダイオ−ド
のアノ−ドを第１の演算抵抗を介して第１の演算増幅器
の反転入力端子に接続し、前記第１の逆流阻止用ダイオ
−ドのカソ−ドを第２の演算抵抗を介して前記第１の演
算増幅器の非反転入力端子に接続し、前記第１の演算増
幅器の出力端子に第１及び第２のスイッチングダイオ−
ドの各アノ−ドを接続し、前記第１のスイッチングダイ
オ−ドのカソ−ドを前記第１の演算増幅器の反転入力端
子及び前記第１の自動直流電圧制御回路の出力電圧検出
回路に接続し、前記第２のスイッチングダイオ−ドのカ
ソ−ドを前記第１の逆流阻止用ダイオ−ドのアノ−ドに
接続して成る回路を前記第１の自動直流電圧制御回路に
付加すると共に、前記第２の自動直流電圧制御回路の正
側出力回路に挿入された第２の逆流阻止用ダイオ−ドの
アノ−ドを第３の演算抵抗を介して第２の演算増幅器の
反転入力端子に接続し、前記第２の逆流阻止用ダイオ−
ドのカソ−ドを第４の演算抵抗を介して前記第２の演算
増幅器の非反転入力端子に接続し、前記第２の演算増幅
器の出力端子に第３及び第４のスイッチングダイオ−ド
の各アノ−ドを接続し、前記第３のスイッチングダイオ
−ドのカソ−ドを前記第２の演算増幅器の反転入力端子
及び前記第２の自動直流電圧制御回路の出力電圧検出回
路に接続し、前記第４のスイッチングダイオ−ドのカソ
−ドを前記第２の逆流阻止用ダイオ−ドのアノ−ドに接
続して成る回路を前記第２の自動直流電圧制御回路に付
加したことを特徴とする電源装置。 - 【請求項２】検出回路によって検出した出力電圧を、設
定電圧に保持するように制御する第１及び第２の自動直
流電圧制御回路を、負荷に並列接続するように構成した
電源装置において、前記第１の自動直流電圧制御回路の
負側出力回路に挿入された第１の逆流阻止用ダイオ−ド
のカソ−ドを第１の演算抵抗を介して第１の演算増幅器
の反転入力端子に接続し、前記第１の逆流阻止用ダイオ
−ドのアノ−ドを第２の演算抵抗を介して前記第１の演
算増幅器の非反転入力端子に接続し、前記第１の演算増
幅器の出力端子に第１及び第２のスイッチングダイオ−
ドの各カソ−ドを接続し、前記第１のスイッチングダイ
オ−ドのアノ−ドを前記第１の演算増幅器の反転入力端
子及び前記第１の自動直流電圧制御回路の出力電圧検出
回路に接続し、前記第２のスイッチングダイオ−ドのア
ノ−ドを前記第１の逆流阻止用ダイオ−ドのカソ−ドに
接続して成る回路を前記第１の自動直流電圧制御回路に
付加すると共に、前記第２の自動直流電圧制御回路の負
側出力回路に挿入された第２の逆流阻止用ダイオ−ドの
カソ−ドを第３の演算抵抗を介して第２の演算増幅器の
反転入力端子に接続し、前記第２の逆流阻止用ダイオ−
ドのアノ−ドを第４の演算抵抗を介して前記第２の演算
増幅器の非反転入力端子に接続し、前記第２の演算増幅
器の出力端子に第３及び第４のスイッチングダイオ−ド
の各カソ−ドを接続し、前記第３のスイッチングダイオ
−ドのアノ−ドを前記第２の演算増幅器の反転入力端子
及び前記第２の自動直流電圧制御回路の出力電圧検出回
路に接続し、前記第４のスイッチングダイオ−ドのアノ
−ドを前記第２の逆流阻止用ダイオ−ドのカソ−ドに接
続して成る回路を前記第２の自動直流電圧制御回路に付
加したことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21723892A JPH0643950A (ja) | 1992-07-23 | 1992-07-23 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21723892A JPH0643950A (ja) | 1992-07-23 | 1992-07-23 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643950A true JPH0643950A (ja) | 1994-02-18 |
Family
ID=16701021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21723892A Pending JPH0643950A (ja) | 1992-07-23 | 1992-07-23 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0643950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07260669A (ja) * | 1995-03-28 | 1995-10-13 | Shimadzu Corp | 粒度分布測定装置 |
| US6252658B1 (en) | 1998-10-16 | 2001-06-26 | Horiba, Ltd. | Particle size distribution measuring apparatus |
-
1992
- 1992-07-23 JP JP21723892A patent/JPH0643950A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07260669A (ja) * | 1995-03-28 | 1995-10-13 | Shimadzu Corp | 粒度分布測定装置 |
| US6252658B1 (en) | 1998-10-16 | 2001-06-26 | Horiba, Ltd. | Particle size distribution measuring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281528B1 (ko) | 전원 공급 회로 | |
| US20040217653A1 (en) | Supply selection circuit with programmable hysteresis | |
| JP3181966B2 (ja) | 降圧型電圧調整器 | |
| CN1835368A (zh) | 电流平衡电路 | |
| JPH0254575B2 (ja) | ||
| US6465999B2 (en) | Current-limited switch with fast transient response | |
| US20060152875A1 (en) | Overcurrent protection device | |
| JP2007510393A (ja) | バックアップ電源へのスイッチングのためのシステムおよび方法 | |
| CN110855130B (zh) | 一种供电输入箝位电路及芯片 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US4929883A (en) | Circuit for sensing the transistor current waveform | |
| JPH0643950A (ja) | 電源装置 | |
| US7113375B2 (en) | Circuit configuration for monitoring and/or regulating supply voltages | |
| JP2018085859A (ja) | 電源放電回路 | |
| JP3897251B2 (ja) | 電源装置の電流バランス制御回路 | |
| JPH01223520A (ja) | 直流電源 | |
| JPH10336912A (ja) | 電源切替装置 | |
| US6204571B1 (en) | Multiple power supply unit with improved overcurrent sensitivity | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| US20230350441A1 (en) | Power supply apparatus and impedance adjustment method thereof | |
| JPS644143Y2 (ja) | ||
| JPH04244778A (ja) | 過電流検出回路 | |
| JPH0895649A (ja) | 電源装置の出力電圧検出回路 | |
| JPS647376Y2 (ja) | ||
| JP2003107123A (ja) | ダイオードの故障検出回路 |