JPS63120453A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS63120453A JPS63120453A JP61266228A JP26622886A JPS63120453A JP S63120453 A JPS63120453 A JP S63120453A JP 61266228 A JP61266228 A JP 61266228A JP 26622886 A JP26622886 A JP 26622886A JP S63120453 A JPS63120453 A JP S63120453A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- external electrode
- mounting
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 5
- 238000003780 insertion Methods 0.000 abstract 2
- 230000037431 insertion Effects 0.000 abstract 2
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000406799 Deto Species 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、混成集積回路装置に関し、さらに詳しくは
、プリント配線基板などの表面への実装に適用される混
成集積回路装置の改良構造に係るものである。
、プリント配線基板などの表面への実装に適用される混
成集積回路装置の改良構造に係るものである。
従来例でのこの種の混成集積回路装置として、コーチは
、ＤＩＰ（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ）
型の混成集積回路装置の概要構成を第４図および第５図
に示す。
、ＤＩＰ（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ）
型の混成集積回路装置の概要構成を第４図および第５図
に示す。
すなわち、これらの従来例各図において、符号１は混成
集積回路基板であり、また、２はこの回路基板１面に形
成された配線膜、３．および４はこの配線膜２上に搭載
設置され、同配線膜２を介して相互に接続させた能動素
子、および受動素子、５は前記配線膜２に所期通り半田
付は接続された複数個の外部電極端子であって、前記回
路基板１の縁辺部に所定間隔で整然と取付けられ、かつ
個々に接続脚片５ｂを下方に向は延長突出させたもので
ある。
集積回路基板であり、また、２はこの回路基板１面に形
成された配線膜、３．および４はこの配線膜２上に搭載
設置され、同配線膜２を介して相互に接続させた能動素
子、および受動素子、５は前記配線膜２に所期通り半田
付は接続された複数個の外部電極端子であって、前記回
路基板１の縁辺部に所定間隔で整然と取付けられ、かつ
個々に接続脚片５ｂを下方に向は延長突出させたもので
ある。
従って、この従来例構成の場合９図示しないプリント配
線基板などへの実装態様としては、個々の各外部電極端
子５の接続脚片５ｂが、下方に向はプラグ状に突出され
ていることから、同配線基板面に形成された接続穴に対
して挿着接続させるようにした差込み実装方式となる。
線基板などへの実装態様としては、個々の各外部電極端
子５の接続脚片５ｂが、下方に向はプラグ状に突出され
ていることから、同配線基板面に形成された接続穴に対
して挿着接続させるようにした差込み実装方式となる。
このように従来例による混成集積回路装置においては、
混成集積回路基板１に取付けられる個々の各外部電極端
子５の接続脚片５ｂが、下方に向はプラグ状に突出され
ており、このために、プリント配線基板などへの実装が
、いわゆる差込み実装方式となっており、各外部電極端
子を同配線基板面などに直接々統させるようにした表面
実装方式とは異って、自動製造プロセス化が困難である
と共に、実装密度もまた低減されるなどの好ましくない
問題点があった。
混成集積回路基板１に取付けられる個々の各外部電極端
子５の接続脚片５ｂが、下方に向はプラグ状に突出され
ており、このために、プリント配線基板などへの実装が
、いわゆる差込み実装方式となっており、各外部電極端
子を同配線基板面などに直接々統させるようにした表面
実装方式とは異って、自動製造プロセス化が困難である
と共に、実装密度もまた低減されるなどの好ましくない
問題点があった。
この発明は、従来のこのような問題点を改善するために
なされたもので、その目的とするところは、プリント配
線基板などへの実装を表面実装方式で行ない得るように
した。この種の混成集積回路装置を提供することである
。
なされたもので、その目的とするところは、プリント配
線基板などへの実装を表面実装方式で行ない得るように
した。この種の混成集積回路装置を提供することである
。
前記目的を達成させるために、この発明に係る混成集積
回路装置は、混成集積回路基板の縁辺部に取付けられる
各外部電極端子において、その延長部を下方内側に折曲
し、プリント配線基板面などに直接々続させるための接
続部を形成させたものである。
回路装置は、混成集積回路基板の縁辺部に取付けられる
各外部電極端子において、その延長部を下方内側に折曲
し、プリント配線基板面などに直接々続させるための接
続部を形成させたものである。
すなわち、この発明の場合、各外部電極端子の延長部を
下方内側に折曲して接続部を形成させたので、同接続部
をプリント配線基板面などに直接々続させる。すなわち
ご覧では、表面実装方式による実装を行なうことができ
、自動製造プロセス化が可能になり、実装密度をもまた
向−■−させ得るのである。
下方内側に折曲して接続部を形成させたので、同接続部
をプリント配線基板面などに直接々続させる。すなわち
ご覧では、表面実装方式による実装を行なうことができ
、自動製造プロセス化が可能になり、実装密度をもまた
向−■−させ得るのである。
以下この発明に係る混成集積回路装置の一実施例に一つ
き、第１図ないし第３図を参照して詳細に説明する。
き、第１図ないし第３図を参照して詳細に説明する。
第１図はこの実施例を適用した混成集積回路装置の概要
構成を模式的に示す断面図、第２図は同上混成集積回路
基板に各外部電極端子を取付けた態様を示す全体斜視図
、第３図は同上要部を拡大して示す部分斜視図である。
構成を模式的に示す断面図、第２図は同上混成集積回路
基板に各外部電極端子を取付けた態様を示す全体斜視図
、第３図は同上要部を拡大して示す部分斜視図である。
すなわち、これらの実施例各図においても、符号１１は
混成集積回路基板であり、また、１２はこの回路基板１
１面に形成された配線膜、１３．および１４はこの配線
膜１２４−に搭載設置され、同配線膜１２を介して相互
に接続させた能動素子、および受動素子、１５は前記配
線膜１２に対し、所期通りに半田付は接続された複数個
の外部電極端子であって、前記回路基板１１の縁辺部に
所定間隔で整然と取付けられている。
混成集積回路基板であり、また、１２はこの回路基板１
１面に形成された配線膜、１３．および１４はこの配線
膜１２４−に搭載設置され、同配線膜１２を介して相互
に接続させた能動素子、および受動素子、１５は前記配
線膜１２に対し、所期通りに半田付は接続された複数個
の外部電極端子であって、前記回路基板１１の縁辺部に
所定間隔で整然と取付けられている。
しかして、この実施例構成の場合には、前記各外部電極
端子１５の延長部を下方内側に折曲して、プリント配線
基板面などに直接々続させるための接続部１５ａを形成
させたものである。
端子１５の延長部を下方内側に折曲して、プリント配線
基板面などに直接々続させるための接続部１５ａを形成
させたものである。
従って、この実施例構成では、例えば、予め半田ペース
トを印刷塗布したプリント配線基板面などの導体接合部
上に、この装置の下方に延長された各外部電極端子１５
の接続部１５ａを載置させた状態で、リフローさせるこ
とによって、これらの導体接合部と接続部１５ａとの相
互が、介在されている半田ペーストの溶融、凝固により
接続され、このようにして、この実施例装置を目的とす
るプリント配線基板などへ表面実装方式で実装させ得る
のである。
トを印刷塗布したプリント配線基板面などの導体接合部
上に、この装置の下方に延長された各外部電極端子１５
の接続部１５ａを載置させた状態で、リフローさせるこ
とによって、これらの導体接合部と接続部１５ａとの相
互が、介在されている半田ペーストの溶融、凝固により
接続され、このようにして、この実施例装置を目的とす
るプリント配線基板などへ表面実装方式で実装させ得る
のである。
以」二詳述したように、この発明によれば、混成集積回
路基板の縁辺部に所定間隔で取付けられる各外部電極端
子において、その延長部を下方内側に折曲させてそれぞ
れ接続部を形成させたので、同各接続部をプリント配線
基板面などに直接々統させ得て、こ−では、目的とする
ところの２表面実装力式による実装を行なうことができ
、このために従来のような差込み実装方式の場合とは異
なって、−々個々に差込み実装させずども良く、自動製
造プロセス化が可能になり、実装密度をもまた向」ニさ
せ得られ、しかも構造自体も頗る簡単で容易に実施し得
るなどの優れた特長がある。
路基板の縁辺部に所定間隔で取付けられる各外部電極端
子において、その延長部を下方内側に折曲させてそれぞ
れ接続部を形成させたので、同各接続部をプリント配線
基板面などに直接々統させ得て、こ−では、目的とする
ところの２表面実装力式による実装を行なうことができ
、このために従来のような差込み実装方式の場合とは異
なって、−々個々に差込み実装させずども良く、自動製
造プロセス化が可能になり、実装密度をもまた向」ニさ
せ得られ、しかも構造自体も頗る簡単で容易に実施し得
るなどの優れた特長がある。
第１図はこの発明の一実施例を適用したＢ成果積回路装
置の概要構成を模式的に示す断面図、第２図は同一１−
混成集積回路基板に各外部電極端子を取付けた態様を示
す全体斜視図、第３図は同上要部を拡大して示す部分斜
視図であり、また第４図は従来例による同上混成集積回
路装置の概要構成を模式的に示す断面図、第５図は同上
混成集積回路基板に各外部電極端子を取付けた態様を示
す全体斜視図である。 １１・・・・混成集積回路基板、１２・・・・配線膜、
１３・・・・能動素子、１４・・・・受動素子、１５・
・・・外部電極端子、１５ａ・・・・外部電極端子の接
続部。 代理人 大 岩 増 雄 第１図 １１：湛へ條惰囚路暮沃 １２：紀眸膿 １３：能動童子 １４： 受動童子 １５ ： デトーｔｐｔ第３１虫悩５）１５ｏ ：
タト１ｆ懐噂蜀−４で４禮オ青トｉ灸〉會Ｐ第２図
置の概要構成を模式的に示す断面図、第２図は同一１−
混成集積回路基板に各外部電極端子を取付けた態様を示
す全体斜視図、第３図は同上要部を拡大して示す部分斜
視図であり、また第４図は従来例による同上混成集積回
路装置の概要構成を模式的に示す断面図、第５図は同上
混成集積回路基板に各外部電極端子を取付けた態様を示
す全体斜視図である。 １１・・・・混成集積回路基板、１２・・・・配線膜、
１３・・・・能動素子、１４・・・・受動素子、１５・
・・・外部電極端子、１５ａ・・・・外部電極端子の接
続部。 代理人 大 岩 増 雄 第１図 １１：湛へ條惰囚路暮沃 １２：紀眸膿 １３：能動童子 １４： 受動童子 １５ ： デトーｔｐｔ第３１虫悩５）１５ｏ ：
タト１ｆ懐噂蜀−４で４禮オ青トｉ灸〉會Ｐ第２図
Claims (1)
- 混成集積回路基板上に、能動素子、および受動素子な
どを搭載設置させると共に、同回路基板の縁辺部に各外
部電極端子を所定間隔で取付けて構成する混成集積回路
装置において、前記各外部電極端子のそれぞれ延長部を
下方内側に折曲して、プリント配線基板面などに直接々
続させるための接続部を形成させたことを特徴とする混
成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266228A JPS63120453A (ja) | 1986-11-08 | 1986-11-08 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266228A JPS63120453A (ja) | 1986-11-08 | 1986-11-08 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120453A true JPS63120453A (ja) | 1988-05-24 |
Family
ID=17428048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266228A Pending JPS63120453A (ja) | 1986-11-08 | 1986-11-08 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521682A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147448A (ja) * | 1983-02-12 | 1984-08-23 | Fujitsu Ltd | 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法 |
-
1986
- 1986-11-08 JP JP61266228A patent/JPS63120453A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147448A (ja) * | 1983-02-12 | 1984-08-23 | Fujitsu Ltd | 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521682A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0424612Y2 (ja) | ||
| JPH07273421A (ja) | 導電性取付ピンをつけたプリント回路板装置とその製法 | |
| JPH06302347A (ja) | Ｉｃソケット及びそのコンタクト | |
| JPS63120453A (ja) | 混成集積回路装置 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JPH0514553Y2 (ja) | ||
| JP2530490Y2 (ja) | フレキシブルコネクタ | |
| JPS62243393A (ja) | プリント基板 | |
| JPS635248Y2 (ja) | ||
| JPH0729657Y2 (ja) | 回路基板装置 | |
| JPS63258048A (ja) | 半導体装置 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH04134874U (ja) | 面実装型混成集積回路モジユール | |
| JPS58300Y2 (ja) | プリント板 | |
| JPH0519974Y2 (ja) | ||
| JPH0410618Y2 (ja) | ||
| JP2566986Y2 (ja) | プリント配線基板 | |
| JP2554012Y2 (ja) | 表面実装用回路基板 | |
| JP2534448Y2 (ja) | プリント基板装置 | |
| JPS5843263Y2 (ja) | フイルム・リ−ド付きプリント基板 | |
| JPS6334264Y2 (ja) | ||
| JPH04243187A (ja) | プリント基板 | |
| JP2567964Y2 (ja) | 電子部品の端子構造 | |
| JPH05308114A (ja) | 面実装型混成集積回路装置の製造方法 | |
| JPH06333655A (ja) | Ｉｃ用ソケット |