JPS63102390A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS63102390A JPS63102390A JP61248759A JP24875986A JPS63102390A JP S63102390 A JPS63102390 A JP S63102390A JP 61248759 A JP61248759 A JP 61248759A JP 24875986 A JP24875986 A JP 24875986A JP S63102390 A JPS63102390 A JP S63102390A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- organic resin
- hybrid integrated
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920005989 resin Polymers 0.000 claims description 40
- 239000011347 resin Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011888 foil Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 description 22
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、有機系樹脂素材プリント基板を基材として用
いた混成集積回路に関するものである。
いた混成集積回路に関するものである。
従来の技術
近年、軽量で薄形のカード状の混成集積回路を実現する
ため有機系樹脂素材プリント基板を基材として用い、こ
の基板上に半導体集積回路素子などの半導体素子を配置
し、さらに配線層と半導体素子との間の必要な電気接続
を直接ワイヤボンディングで行った構造が出現している
。このような混成集積回路の断面図を第４図に示し、こ
の図を参照して説明する。
ため有機系樹脂素材プリント基板を基材として用い、こ
の基板上に半導体集積回路素子などの半導体素子を配置
し、さらに配線層と半導体素子との間の必要な電気接続
を直接ワイヤボンディングで行った構造が出現している
。このような混成集積回路の断面図を第４図に示し、こ
の図を参照して説明する。
図示した混成集積回路は、有機系樹脂素材プリント基板
１の両面に銅箔の配線層２が形成され、配線層の上に半
導体素子基板３がエポキシ系樹脂の接着剤４でグイボン
ディングされ、半導体素子基板３の表面に形成されたポ
ンディングパッドと配線層２とが金属細線５でワイヤボ
ンディングされ、半導体素子基板３が樹脂６で覆われ、
配線層２の上に単位部品として完成しているトランジス
タ、抵抗あるいはコンデンサ等の単体部品７がはんだ８
で電気的に接続され、外部端子９がはんだ８で配線層２
に接続された構造となっている。
１の両面に銅箔の配線層２が形成され、配線層の上に半
導体素子基板３がエポキシ系樹脂の接着剤４でグイボン
ディングされ、半導体素子基板３の表面に形成されたポ
ンディングパッドと配線層２とが金属細線５でワイヤボ
ンディングされ、半導体素子基板３が樹脂６で覆われ、
配線層２の上に単位部品として完成しているトランジス
タ、抵抗あるいはコンデンサ等の単体部品７がはんだ８
で電気的に接続され、外部端子９がはんだ８で配線層２
に接続された構造となっている。
この構造によれば、薄い有機系樹脂素材プリント基板１
の上に半導体素子基板３を直接配置してワイヤボンディ
ングを行うため非常に薄い混成集積回路ができる。
の上に半導体素子基板３を直接配置してワイヤボンディ
ングを行うため非常に薄い混成集積回路ができる。
なお、半導体素子基板３は単位部品として完成している
単体部品７と比べて表面保護が不十分で耐湿性にも劣っ
ているためこの表面を樹脂６で覆っている。
単体部品７と比べて表面保護が不十分で耐湿性にも劣っ
ているためこの表面を樹脂６で覆っている。
発明が解決しようとする問題点
従来の構造では、有機系樹脂素材プリント基板の多（は
、ガラス繊維に有機系樹脂を含浸したプリント基板であ
るためプリント基板の裏面より半導体素子へ水分が浸透
しやすい。特に、半導体素子の直下のプリント基板の裏
面からは距離が一番短いため、ここからの水分の浸透が
激しい。水分中には重金属等の不純物が含まれているた
め半導体素子に達した水分は半導体素子を劣化させて信
頼性を低下させる不都合があつた。
、ガラス繊維に有機系樹脂を含浸したプリント基板であ
るためプリント基板の裏面より半導体素子へ水分が浸透
しやすい。特に、半導体素子の直下のプリント基板の裏
面からは距離が一番短いため、ここからの水分の浸透が
激しい。水分中には重金属等の不純物が含まれているた
め半導体素子に達した水分は半導体素子を劣化させて信
頼性を低下させる不都合があつた。
この対策として第５図に示すように、有機系樹脂素材プ
リント基板１の表面に半導体素子基板３が配置され、有
機系樹脂素材プリント基板１の裏面のほぼ全域に水分シ
ールド用の金属箔（以後シールド金属箔と記す）１０が
形成された構造のものがある。
リント基板１の表面に半導体素子基板３が配置され、有
機系樹脂素材プリント基板１の裏面のほぼ全域に水分シ
ールド用の金属箔（以後シールド金属箔と記す）１０が
形成された構造のものがある。
しかし、この構造では有機系樹脂素材プリント基板ｌの
裏面に半導体素子および単体部品による回路素子が配置
できないため、裏面の有効利用ができず、集積度や機能
を低下させる問題点があった。また、この構造では、有
機系樹脂素材プリント基板の裏面のほぼ全域にシールド
金属箔が形成されているが、表面は配線層による金属箔
が形成されているのみであるから、表面と裏面の物理的
ストレスのバランスがとりにくり、プリント基板のそり
が発生する問題点もあった。
裏面に半導体素子および単体部品による回路素子が配置
できないため、裏面の有効利用ができず、集積度や機能
を低下させる問題点があった。また、この構造では、有
機系樹脂素材プリント基板の裏面のほぼ全域にシールド
金属箔が形成されているが、表面は配線層による金属箔
が形成されているのみであるから、表面と裏面の物理的
ストレスのバランスがとりにくり、プリント基板のそり
が発生する問題点もあった。
本発明は、半導体素子への水分の浸透を阻止するととも
に、裏面に回路素子を配置して集積度を向上させ、しか
もプリント基板のそりを無くした有機系樹脂素材プリン
ト基板を基材に用いた混成集積回路を提供することを目
的としたものである。
に、裏面に回路素子を配置して集積度を向上させ、しか
もプリント基板のそりを無くした有機系樹脂素材プリン
ト基板を基材に用いた混成集積回路を提供することを目
的としたものである。
問題点を解決するための手段
本発明の混成集積回路は、第１と第２の有機系樹脂素材
プリント基板の間に水分不透過板による中間層がほぼ全
域に形成され、この有機系樹脂素材プリント基板の表面
および裏面に少な（とも１個の半導体素子基板が配線層
と接続されて配置され、同半導体素子基板が樹脂で覆わ
れたものである。
プリント基板の間に水分不透過板による中間層がほぼ全
域に形成され、この有機系樹脂素材プリント基板の表面
および裏面に少な（とも１個の半導体素子基板が配線層
と接続されて配置され、同半導体素子基板が樹脂で覆わ
れたものである。
作用
本発明によれば、有機系樹脂素材プリント基板に金属箔
による中間層がほぼ全域に形成されるため、半導体素子
が配置されたプリント基板の面の反対面からの水分の浸
透を阻止するとともに、プリント基板の裏面に回路素子
を配置することが可能となる。さらに、プリント基板の
表裏面の物理的なストレスが均等となりプリント基板の
そりが少な（なる。
による中間層がほぼ全域に形成されるため、半導体素子
が配置されたプリント基板の面の反対面からの水分の浸
透を阻止するとともに、プリント基板の裏面に回路素子
を配置することが可能となる。さらに、プリント基板の
表裏面の物理的なストレスが均等となりプリント基板の
そりが少な（なる。
実施例
本発明の混成集積回路の実施例を第１図の断面図を参照
して説明する。
して説明する。
図示するように、上部有機系樹脂素材プリント基板１１
と下部有機系樹脂素材プリント基板１２との間にシール
ド金属箔１０が挟まれ、このプリント基板の表面と裏面
には銅箔による配線層２が形成されている。なお、配線
層２には、ワイヤボンディングが可能なように表面に金
等のメッキ処理が施されている。
と下部有機系樹脂素材プリント基板１２との間にシール
ド金属箔１０が挟まれ、このプリント基板の表面と裏面
には銅箔による配線層２が形成されている。なお、配線
層２には、ワイヤボンディングが可能なように表面に金
等のメッキ処理が施されている。
さらに、プリント基板の表面の配線層２の上に半導体素
子基板３がエポキシ系樹脂の接着剤４でダイボンディン
グされ、半導体素子基板３表面に形成されたポンディン
グパッドと配線層２とが金属細線５でワイヤボンディン
グされ、半導体素子基板３が樹脂６で覆われている。な
お、半導体素子基板を樹脂封止したパッケージに入れた
ものをプリント基板に配置するより半導体素子基板を直
接プリント基板に配置し、ワイヤボンディングしたのち
これを樹脂で覆った方が集積度が高められ、厚み９体積
等を小さくすることができる。
子基板３がエポキシ系樹脂の接着剤４でダイボンディン
グされ、半導体素子基板３表面に形成されたポンディン
グパッドと配線層２とが金属細線５でワイヤボンディン
グされ、半導体素子基板３が樹脂６で覆われている。な
お、半導体素子基板を樹脂封止したパッケージに入れた
ものをプリント基板に配置するより半導体素子基板を直
接プリント基板に配置し、ワイヤボンディングしたのち
これを樹脂で覆った方が集積度が高められ、厚み９体積
等を小さくすることができる。
さらに、プリント基板の表面および裏面の配線層２の上
に単位部品として完成しているトランジスタ、抵抗ある
いはコンデンサ等のチップ状の単体部品７がはんだ８で
電気的に接続され、外部端子９がはんだ８で配置層２に
接続された構造である。
に単位部品として完成しているトランジスタ、抵抗ある
いはコンデンサ等のチップ状の単体部品７がはんだ８で
電気的に接続され、外部端子９がはんだ８で配置層２に
接続された構造である。
この構造によれば、有機系樹脂素材プリント基板の中間
にシールド金属箔１０による中間層が形成されているた
め、プリント基板の裏面からの水分の浸透を阻止するこ
とができるとともに、プリント基板の裏面に回路素子を
配置することができる。
にシールド金属箔１０による中間層が形成されているた
め、プリント基板の裏面からの水分の浸透を阻止するこ
とができるとともに、プリント基板の裏面に回路素子を
配置することができる。
次に、本発明の第２の実施例を第２図の断面図を参照し
て説明する。
て説明する。
図示した混成集積回路は、上部有機系樹脂素材プリント
基板１１の表面に形成された接地配線層１４と上部およ
び下部の有機系樹脂素材プリント基板１１と１２に挟ま
れたシールド金属箔ｌＯとが上部有機系樹脂素材プリン
ト基板１１を貫通するスルーホール電極１５を通して接
続されたことを特徴とする構造である。その他の部分は
第１図の構造と同じである。
基板１１の表面に形成された接地配線層１４と上部およ
び下部の有機系樹脂素材プリント基板１１と１２に挟ま
れたシールド金属箔ｌＯとが上部有機系樹脂素材プリン
ト基板１１を貫通するスルーホール電極１５を通して接
続されたことを特徴とする構造である。その他の部分は
第１図の構造と同じである。
この構造によれば、第１図の構造の効果の他に、シール
ド金属箔が接地されるため、プリント基板の裏面から入
りこむ電磁波を遮蔽することができる。
ド金属箔が接地されるため、プリント基板の裏面から入
りこむ電磁波を遮蔽することができる。
次に、本発明の第３の実施例を第３図の断面図を参照し
て説明する。
て説明する。
図示した混成集積回路は、上部有機系樹脂素材プリント
基板１１の表面の配線層１６と中間部有機系樹脂素材プ
リント基板１７の上面の配線層１８とが上部有機系樹脂
素材プリント基板１１を貫通ずるスルーホール電極１５
とで接続され、さらに中間部有機系樹脂素材プリント基
板１７の上面の配線層１８と下部有機系樹脂素材プリン
ト基板１２の裏面の配線層１９とが中間部および下部の
有機系樹脂素材プリント基板１７と１２を貫通するスル
ーホール電極１５とで接続されて、プリント基板の表面
の配線層１６と裏面の配線層１９が接続されるとともに
、中間部と下部の有機系樹脂素材プリント基板１７と１
２の間にシールド金属Ｖ３１０がほぼ全域に形成された
ことを特徴とする構造である。
基板１１の表面の配線層１６と中間部有機系樹脂素材プ
リント基板１７の上面の配線層１８とが上部有機系樹脂
素材プリント基板１１を貫通ずるスルーホール電極１５
とで接続され、さらに中間部有機系樹脂素材プリント基
板１７の上面の配線層１８と下部有機系樹脂素材プリン
ト基板１２の裏面の配線層１９とが中間部および下部の
有機系樹脂素材プリント基板１７と１２を貫通するスル
ーホール電極１５とで接続されて、プリント基板の表面
の配線層１６と裏面の配線層１９が接続されるとともに
、中間部と下部の有機系樹脂素材プリント基板１７と１
２の間にシールド金属Ｖ３１０がほぼ全域に形成された
ことを特徴とする構造である。
この構造によれば、プリント基板を三層構造にして表面
と裏面との配線層を立体的に接続しながらも、シールド
金属箔１０の領域を避けて形成することができるためシ
ールド金属箔をほぼ全域に形成することができる。
と裏面との配線層を立体的に接続しながらも、シールド
金属箔１０の領域を避けて形成することができるためシ
ールド金属箔をほぼ全域に形成することができる。
発明の効果
本発明の混成集積回路では、有機系樹脂素材プリント基
板の中間にシールド金属箔が存在するため、半導体素子
が配置されたプリント基板の面の反対面から半導体素子
への水分の浸透を阻止することができ、信頼性の向上が
はかられる。
板の中間にシールド金属箔が存在するため、半導体素子
が配置されたプリント基板の面の反対面から半導体素子
への水分の浸透を阻止することができ、信頼性の向上が
はかられる。
また、プリント基板の裏面に回路素子を自由に配置する
ことができ、集積度を高めることができる。
ことができ、集積度を高めることができる。
さらに、プリント基板の機械的強度が向上するとともに
、プリント基板の表面と裏面の物理的なストレスが均等
となり、プリント基板のそりが少な（なって信頼性を高
めることができる。
、プリント基板の表面と裏面の物理的なストレスが均等
となり、プリント基板のそりが少な（なって信頼性を高
めることができる。
また、シールド金属箔が接地配線層と接続されるならば
、電磁波に対するシールド効果も発生し、回路の安定動
作が保証される。
、電磁波に対するシールド効果も発生し、回路の安定動
作が保証される。
第１図は本発明の混成集積回路の第１の実施例を示す断
面図、第２図は本発明の第２の実施例を示す断面図、第
３図は本発明の第３の実施例を示す断面図、第４図は従
来の混成集積回路の断面図、第５図は従来の水分の浸透
を阻止した混成集積回路の断面図である。 １・・・・・・有機系樹脂素材プリント基板、２・・・
・・・配線層、３・・・・・・半導体素子基板、４・・
・・・・接着剤、５・・・・・・金属細線、６・・・・
・・樹脂、７・・・・・・単体部品、８・・・・・・は
んだ、９・・・・・・外部端子、１０・・・・・・シー
ルド金属箔、１１・・・・・・上部有機系（討脂素材プ
リント基板、１２・・・・・・下部有機系樹脂素材プリ
ント基板、１４・・・・・・接地配線層、１５・・・・
・・スルーホール電極、１６・・・・・・表面配線層、
１７・・・・・・中間部有機系樹脂素材プリント基板、
１８・・・・・・中間部有機系樹脂素材プリント基板の
上面の配線層、１９・・・・・・裏面の配線層。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 第２図 第３図 第５図
面図、第２図は本発明の第２の実施例を示す断面図、第
３図は本発明の第３の実施例を示す断面図、第４図は従
来の混成集積回路の断面図、第５図は従来の水分の浸透
を阻止した混成集積回路の断面図である。 １・・・・・・有機系樹脂素材プリント基板、２・・・
・・・配線層、３・・・・・・半導体素子基板、４・・
・・・・接着剤、５・・・・・・金属細線、６・・・・
・・樹脂、７・・・・・・単体部品、８・・・・・・は
んだ、９・・・・・・外部端子、１０・・・・・・シー
ルド金属箔、１１・・・・・・上部有機系（討脂素材プ
リント基板、１２・・・・・・下部有機系樹脂素材プリ
ント基板、１４・・・・・・接地配線層、１５・・・・
・・スルーホール電極、１６・・・・・・表面配線層、
１７・・・・・・中間部有機系樹脂素材プリント基板、
１８・・・・・・中間部有機系樹脂素材プリント基板の
上面の配線層、１９・・・・・・裏面の配線層。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 第２図 第３図 第５図
Claims (2)
- （１）第１と第２の有機系樹脂素材プリント基板の間に
水分不透過板による中間層が形成され、この有機系樹脂
素材プリント基板の表面および裏面に少なくとも１個の
半導体素子基板が配線層と接続されて配置され、同半導
体素子基板が樹脂で覆われていることを特徴とする混成
集積回路。 - （２）水分不透過板が金属箔であることを特徴とする特
許請求の範囲第１項に記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248759A JPH06101613B2 (ja) | 1986-10-20 | 1986-10-20 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248759A JPH06101613B2 (ja) | 1986-10-20 | 1986-10-20 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63102390A true JPS63102390A (ja) | 1988-05-07 |
| JPH06101613B2 JPH06101613B2 (ja) | 1994-12-12 |
Family
ID=17182953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61248759A Expired - Lifetime JPH06101613B2 (ja) | 1986-10-20 | 1986-10-20 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101613B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076949A (ja) * | 2009-01-15 | 2009-04-09 | Nichia Corp | Ｌｅｄ表示装置およびその使用方法 |
| US7693360B2 (en) | 2002-06-24 | 2010-04-06 | Nec Corporation | Optoelectronic hybrid integrated module and light input/output apparatus having the same as component |
-
1986
- 1986-10-20 JP JP61248759A patent/JPH06101613B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693360B2 (en) | 2002-06-24 | 2010-04-06 | Nec Corporation | Optoelectronic hybrid integrated module and light input/output apparatus having the same as component |
| JP2009076949A (ja) * | 2009-01-15 | 2009-04-09 | Nichia Corp | Ｌｅｄ表示装置およびその使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101613B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565300B2 (ja) | 半導体装置 | |
| JP2816028B2 (ja) | 半導体装置の製造方法 | |
| KR960002762A (ko) | 노이즈가 적은 적층 멀티칩 패키지 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| JP3063846B2 (ja) | 半導体装置 | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPS63102390A (ja) | 混成集積回路 | |
| JPS6220707B2 (ja) | ||
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPS6022348A (ja) | 半導体装置 | |
| JP2906673B2 (ja) | 半導体装置 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH06216492A (ja) | 電子装置 | |
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPS6068638A (ja) | チップ−オン−ボ−ド実装基板 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPS6329566A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |