JPS63101966A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPS63101966A JPS63101966A JP24718586A JP24718586A JPS63101966A JP S63101966 A JPS63101966 A JP S63101966A JP 24718586 A JP24718586 A JP 24718586A JP 24718586 A JP24718586 A JP 24718586A JP S63101966 A JPS63101966 A JP S63101966A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- instruction
- value
- signal line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はベクトル処理装置に関し、特に−命令あたりの
処理データ数が少ないベクトル命令を検出するベクトル
処理装置に関する。
処理データ数が少ないベクトル命令を検出するベクトル
処理装置に関する。
（従来の技術）
近年、科学技術計算に対するコンピュータの需要が増加
し、従来の一命令により一つのデータに対する処理を実
行するスカラ演算に対して、一つの命令により配列状の
複数のデータに対する同一の処理を実行する形式の、い
わゆるベクトル演算を中心として高速化技術を採用した
ベクトル処理装置が一般的に使用されるようになってき
ている。
し、従来の一命令により一つのデータに対する処理を実
行するスカラ演算に対して、一つの命令により配列状の
複数のデータに対する同一の処理を実行する形式の、い
わゆるベクトル演算を中心として高速化技術を採用した
ベクトル処理装置が一般的に使用されるようになってき
ている。
第３図に示すように１スカラ演算では処理するデータ数
に比例して実行時間が増加するのに対して、ベクトル演
算では単位データ当りの実行時間の増加はスカラ演算に
比べて少ないが、データ数が零の場合でもａという実行
時間（オーバヘッド）を必要とする。
に比例して実行時間が増加するのに対して、ベクトル演
算では単位データ当りの実行時間の増加はスカラ演算に
比べて少ないが、データ数が零の場合でもａという実行
時間（オーバヘッド）を必要とする。
ベクトル処理装置での演算効率を考えた場合、両者の実
行時間が等しくなるデータ数（ベクトル長）をｂとする
と、同一の操作で処理すべきデータ数がｂよりも少ない
ときにはスカラ演算により実行し、ｂよシ大きいときに
はベクトル演算により実行するのが好プしい。
行時間が等しくなるデータ数（ベクトル長）をｂとする
と、同一の操作で処理すべきデータ数がｂよりも少ない
ときにはスカラ演算により実行し、ｂよシ大きいときに
はベクトル演算により実行するのが好プしい。
（発明が解決しようとする問題点）
上述した従来のベクトル処理装置においては、プログラ
ムのコンパイル時にベクトル長を判定するのが可能で、
かつ、最適のオブジェクトが得られるような場合は少な
く、実行時にしかベクトル長が得られないものについて
は一般にベクトル命令でオブジェクトを作成するため、
ｂより小さなベクトル長の演算が多い場合には性能が低
下するという欠点があった。
ムのコンパイル時にベクトル長を判定するのが可能で、
かつ、最適のオブジェクトが得られるような場合は少な
く、実行時にしかベクトル長が得られないものについて
は一般にベクトル命令でオブジェクトを作成するため、
ｂより小さなベクトル長の演算が多い場合には性能が低
下するという欠点があった。
捷た、性能を向上するため、ベクトル長の小さい部分を
人手、もしくはプログラム修正により探すことは非常に
困難であった。
人手、もしくはプログラム修正により探すことは非常に
困難であった。
本発明の目的は、ベクトル命令で処理すべきデータ数が
成る値より小さい場合に割込みを発生させることによシ
上記欠点を除去し、性能を低下させることがないように
構成したベクトル処理装置を提供することにある。
成る値より小さい場合に割込みを発生させることによシ
上記欠点を除去し、性能を低下させることがないように
構成したベクトル処理装置を提供することにある。
（問題点を解決するための手段）
本発明によるベクトル処理装置はベクトル長保持手段と
、少なくとも一つ以上のベクトル演算ユニットと、基準
ベクトル長保持手段と、比較手段と、割込み手段と、マ
スク記憶手段とを具備して構成したものである。
、少なくとも一つ以上のベクトル演算ユニットと、基準
ベクトル長保持手段と、比較手段と、割込み手段と、マ
スク記憶手段とを具備して構成したものである。
ベクトル長保持手段は、一つのベクトル命令で処理すべ
きデータ数を示すためのものである。
きデータ数を示すためのものである。
少なくとも一つ以上のベクトル演算ユニットは、ベクト
ル長保持手段のデータ数に従ってベクトルデータの演算
を実行するためのものである。
ル長保持手段のデータ数に従ってベクトルデータの演算
を実行するためのものである。
基準ベクトル長保持手段は、基準ベクトル長を保持する
ためのものである。
ためのものである。
比較手段はベクトル長保持手段にセットされた第１の値
と基準ベクトル長保持手段にセットされた第２の値とを
比較し、第１の値が第２の値に等しいか、あるいは小さ
い旨を検出するためのものである。
と基準ベクトル長保持手段にセットされた第２の値とを
比較し、第１の値が第２の値に等しいか、あるいは小さ
い旨を検出するためのものである。
割込み手段は、比較手段で第１の値よシも第２の値の方
が大きい旨が検出され、かつ、割込みがマスク記憶手段
によシ許可されたならば、割込みを発生させるためのも
のである。
が大きい旨が検出され、かつ、割込みがマスク記憶手段
によシ許可されたならば、割込みを発生させるためのも
のである。
マスク記憶手段は、割込みの許可を与えるためのもので
ある。
ある。
（実施例）
次に、本発明について図面を参照して詳記に説明する。
第１図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。第１図において、１は命令制御
部、２はベクトル演算ユニット、３は割込み制御部、１
０は命令レジスタ、１１は汎用レジスタ、１２けセレク
タ、２０け基準ベクトル長レジスタ、２１はベクトル長
レジスタ、３０はマスクフリップフロップ、４０は減算
器、５０は論理積回路である。
示すブロック図である。第１図において、１は命令制御
部、２はベクトル演算ユニット、３は割込み制御部、１
０は命令レジスタ、１１は汎用レジスタ、１２けセレク
タ、２０け基準ベクトル長レジスタ、２１はベクトル長
レジスタ、３０はマスクフリップフロップ、４０は減算
器、５０は論理積回路である。
命令制御部１は通常のベクトル処理装置のように命令レ
ジスタ１０に読出された命令の操作コードＣ０Ｐ）を解
読し、スカラ命令の場合にはスカラ演算ユニット（図示
してない）を用いて命令を実行する。ベクトル命令が解
読されると、命令制御部１けベクトル演算ユニット２を
用いてベクトルデータ処理を実行させる。命令制御部１
からベクトル演算ユニット２への命令指示と、演算種類
と、オペランドアドレスとはインターフェース信号線１
２０を介して送出され、処理すべきデータ数は出力信号
線１０５上に送出され、セット信号ａ１１０を介してベ
クトル長レジスタ２１にセットされる。ベクトル長レジ
スタ２１にセットされた値は、出力信号線１２１を介し
て送出される。
ジスタ１０に読出された命令の操作コードＣ０Ｐ）を解
読し、スカラ命令の場合にはスカラ演算ユニット（図示
してない）を用いて命令を実行する。ベクトル命令が解
読されると、命令制御部１けベクトル演算ユニット２を
用いてベクトルデータ処理を実行させる。命令制御部１
からベクトル演算ユニット２への命令指示と、演算種類
と、オペランドアドレスとはインターフェース信号線１
２０を介して送出され、処理すべきデータ数は出力信号
線１０５上に送出され、セット信号ａ１１０を介してベ
クトル長レジスタ２１にセットされる。ベクトル長レジ
スタ２１にセットされた値は、出力信号線１２１を介し
て送出される。
本実施例のベクトル処理装置では、一つの命令で処理す
べきデータの数（ＶＬ）は、命令語のＳビットがＯのと
きには命令語のＲ部で示される汎用レジスタ１１の該当
レジスタ番号からの値が用いられ、Ｓビットが１のとき
には命令語のＲ部で示される汎用レジスタ１１の該当レ
ジスタ番号からの値が用いられる。このため、命令レジ
スタ１０のＳビットから信号線１０１への出力はセレク
タ１２の選択信号として入力され、Ｒ部の出力信号＃１
０２を介してデータは即値データとしてセレクタ１２の
データ入力端子の一方に入力されている。信号線１０２
上のデータの一部は、さらに信号線１０３を介して汎用
レジスタ１１のアドレスとして入力されている。
べきデータの数（ＶＬ）は、命令語のＳビットがＯのと
きには命令語のＲ部で示される汎用レジスタ１１の該当
レジスタ番号からの値が用いられ、Ｓビットが１のとき
には命令語のＲ部で示される汎用レジスタ１１の該当レ
ジスタ番号からの値が用いられる。このため、命令レジ
スタ１０のＳビットから信号線１０１への出力はセレク
タ１２の選択信号として入力され、Ｒ部の出力信号＃１
０２を介してデータは即値データとしてセレクタ１２の
データ入力端子の一方に入力されている。信号線１０２
上のデータの一部は、さらに信号線１０３を介して汎用
レジスタ１１のアドレスとして入力されている。
命令レジスタ１０のＳビットが０のときには、セレクタ
１２によって命令レジスタ１０のＲ部が選択され、即値
として信号線１０５に出力される。
１２によって命令レジスタ１０のＲ部が選択され、即値
として信号線１０５に出力される。
一方、Ｓビットが１のときには、信号線１０３によって
示されるレジスタ番号の内容が汎用レジスタ１１から信
号線１０４上に読出され、セレクタ１２を介して出力信
号ａ１０５に送出される。出力信号線１０５からのベク
トル長はベクトル演算ユニット２へ送出され、ベクトル
長レジスタ２１に入力されるとともに減算器４０へ入力
される。
示されるレジスタ番号の内容が汎用レジスタ１１から信
号線１０４上に読出され、セレクタ１２を介して出力信
号ａ１０５に送出される。出力信号線１０５からのベク
トル長はベクトル演算ユニット２へ送出され、ベクトル
長レジスタ２１に入力されるとともに減算器４０へ入力
される。
減算器４０は、あらかじめセットされている基準ベクト
ル長レジスタ２０の値を、信号線１０５からの命令によ
って与えられたベクトル長から減じ、結果が負のときに
は信号線１１２を“１”にセットする。信号線１１２上
のデータは論理積回路５０に送出され、マスクフリップ
フロップ３０の否定出力（信号線１１３）およびベクト
ル長レジスタ２１のセット信号（信号線１１０）との間
で論理積が求められる。
ル長レジスタ２０の値を、信号線１０５からの命令によ
って与えられたベクトル長から減じ、結果が負のときに
は信号線１１２を“１”にセットする。信号線１１２上
のデータは論理積回路５０に送出され、マスクフリップ
フロップ３０の否定出力（信号線１１３）およびベクト
ル長レジスタ２１のセット信号（信号線１１０）との間
で論理積が求められる。
信号１１０５上のベクトル長出力値がセット信号（信号
線１１０）によりベクトル長レジスタ２１にセットされ
ると、その値が基準ベクトル長レジスタ２０の値よりも
小さいならばマスクフリップフロップ３０がリセットさ
れる。このとき、割込み可能状態であれば、論理積回路
５０でＡＮＤ条件が成立し、出力信号線１１４を介して
割込み制御回路３に上記状態が通知され、割込みシーケ
ンスが起動される。
線１１０）によりベクトル長レジスタ２１にセットされ
ると、その値が基準ベクトル長レジスタ２０の値よりも
小さいならばマスクフリップフロップ３０がリセットさ
れる。このとき、割込み可能状態であれば、論理積回路
５０でＡＮＤ条件が成立し、出力信号線１１４を介して
割込み制御回路３に上記状態が通知され、割込みシーケ
ンスが起動される。
第２図は、第１図の動作を示すタイミノグチヤードであ
る。
る。
次に、第１図および第２図を参照してベクトル長が９と
１０との場合について、それぞれ説明する。ここで、マ
スクフリップフロップ３０はリセット（割込み可能状態
）されており、信号線１１３上の否定出力は論理１とし
である念め、基塩ベクトル長レジスタ２０の値（ＶＳ）
ｆｄｌｏに設定しである。
１０との場合について、それぞれ説明する。ここで、マ
スクフリップフロップ３０はリセット（割込み可能状態
）されており、信号線１１３上の否定出力は論理１とし
である念め、基塩ベクトル長レジスタ２０の値（ＶＳ）
ｆｄｌｏに設定しである。
ベクトル長が９の場合、タイミングＴｌｌで出力信号線
１０５に値９が出力されると、減算器４０で９−１０＝
−１が求められ、結果が負となって出力信号線１１２上
の値ば１となる。タイミングＴ１２で、ストローブ信号
線１１０上の値が１となると、論理積回路５０でＡＮＤ
条件が成立し、信号線１１４上の割込み信号が１となっ
て、割込み制御部３により割込みシーケンスが起動され
る。
１０５に値９が出力されると、減算器４０で９−１０＝
−１が求められ、結果が負となって出力信号線１１２上
の値ば１となる。タイミングＴ１２で、ストローブ信号
線１１０上の値が１となると、論理積回路５０でＡＮＤ
条件が成立し、信号線１１４上の割込み信号が１となっ
て、割込み制御部３により割込みシーケンスが起動され
る。
ベクトル長が１０の場合、タイミングＴ１でセレクタ１
２の出力信号線１０５に値１０が出力されると、減算器
４０で１Ｏ−１０＝Ｏが求められる。結果がＯであるた
め、出力信号線１１２上のデータは０となる。タイミン
グＴ２で、信号線１１０上のストローブ信号が１となる
。出力信号線１１２上のデータがＯであるため、出力信
号線１０５の内容をベクトル長レジスタ２１にセットし
てもタイミングＴ３では割込み信号が信号線１１４上に
発生しない。
２の出力信号線１０５に値１０が出力されると、減算器
４０で１Ｏ−１０＝Ｏが求められる。結果がＯであるた
め、出力信号線１１２上のデータは０となる。タイミン
グＴ２で、信号線１１０上のストローブ信号が１となる
。出力信号線１１２上のデータがＯであるため、出力信
号線１０５の内容をベクトル長レジスタ２１にセットし
てもタイミングＴ３では割込み信号が信号線１１４上に
発生しない。
上述したように、ＶＬ＜ＶＳの条件を満足するベクトル
長のベクトル命令に限って、この命令が処理されると割
込みが発生する。
長のベクトル命令に限って、この命令が処理されると割
込みが発生する。
マスク７リツブフロツプ３０がセットされていて、信号
線１１３上の否定出力がＯの場合には、ベクトル長が何
であっても論理積回路５０でＡＮＤ条件が成立しない。
線１１３上の否定出力がＯの場合には、ベクトル長が何
であっても論理積回路５０でＡＮＤ条件が成立しない。
このため、上記条件下では割込みは発生しない。したが
って、ベクトル長の検査をする必要のないときには、マ
スクフリップフロップ３０をセットしておけばよいこと
がわかる。
って、ベクトル長の検査をする必要のないときには、マ
スクフリップフロップ３０をセットしておけばよいこと
がわかる。
本実施例では、割込みの発生／禁止を制御するためにマ
スクフリップフロップ３０を導入したが、基準ベクトル
長レジスタ２０の値をＶＳ＝Ｏにセットすることにより
、割込みの発生を抑止することが可能であシ、他の実施
例としてマスクフリップフロップ３０を削除してもよい
ことは明白である。
スクフリップフロップ３０を導入したが、基準ベクトル
長レジスタ２０の値をＶＳ＝Ｏにセットすることにより
、割込みの発生を抑止することが可能であシ、他の実施
例としてマスクフリップフロップ３０を削除してもよい
ことは明白である。
（発明の効果）
以上説明したように本発明は、ベクトル命令で処理すべ
きデータ数が成る値よりも小さい場合には割込みを発生
させることにより、ベクトル命令を実行して実行効率を
劣化させている部分をみつけ、その部分をスカラ命令に
置換えて性能を向上させることができるという効果があ
る。
きデータ数が成る値よりも小さい場合には割込みを発生
させることにより、ベクトル命令を実行して実行効率を
劣化させている部分をみつけ、その部分をスカラ命令に
置換えて性能を向上させることができるという効果があ
る。
第１図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。 第２図は、第１図に示すベクトル演算装置の動作を示す
タイミングチャートである。 第３図は、スカラ命令とベクトル命令とで同一の演算を
実行したときのデータ数と実行時間との関係を示す説明
図である。 １・・・命令制御部 ２・・・ベクトル演算ユニット ３・・・割込み制御部 １０・・・命令レジスタ １１・・・汎用レジスタ １２・・・セレクタ ２０・・・基準ベクトル長レジスタ ２１・・・ベクトル長レジスタ ３０・・・フリップフロップ ４０・・・減算器 ５０・・・論理積回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 継片１図 ２２図 ７” １２３／／１２１３才３
図
示すブロック図である。 第２図は、第１図に示すベクトル演算装置の動作を示す
タイミングチャートである。 第３図は、スカラ命令とベクトル命令とで同一の演算を
実行したときのデータ数と実行時間との関係を示す説明
図である。 １・・・命令制御部 ２・・・ベクトル演算ユニット ３・・・割込み制御部 １０・・・命令レジスタ １１・・・汎用レジスタ １２・・・セレクタ ２０・・・基準ベクトル長レジスタ ２１・・・ベクトル長レジスタ ３０・・・フリップフロップ ４０・・・減算器 ５０・・・論理積回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 継片１図 ２２図 ７” １２３／／１２１３才３
図
Claims (1)
- 一つのベクトル命令で処理すべきデータ数を示すための
ベクトル長保持手段と、前記ベクトル長保持手段のデー
タ数に従つてベクトルデータの演算を実行するための少
なくとも一つ以上のベクトル演算ユニットと、基準ベク
トル長を保持するための基準ベクトル長保持手段と、前
記ベクトル長保持手段にセットされた第１の値と前記基
準ベクトル長保持手段にセットされた第２の値とを比較
し、前記第１の値が前記第２の値に等しいか、あるいは
小さい旨を検出するための比較手段と、前記比較手段で
前記第１の値よりも前記第２の値の方が大きい旨が検出
され、かつ割込みが許可されたならば割込みを発生させ
るための割込み手段と、前記割込みの許可を与えるため
のマスク記憶手段とを具備して構成したことを特徴とす
るベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24718586A JPS63101966A (ja) | 1986-10-17 | 1986-10-17 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24718586A JPS63101966A (ja) | 1986-10-17 | 1986-10-17 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63101966A true JPS63101966A (ja) | 1988-05-06 |
Family
ID=17159704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24718586A Pending JPS63101966A (ja) | 1986-10-17 | 1986-10-17 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63101966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354665A (ja) * | 1989-07-21 | 1991-03-08 | Koufu Nippon Denki Kk | ベクトル処理装置 |
-
1986
- 1986-10-17 JP JP24718586A patent/JPS63101966A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354665A (ja) * | 1989-07-21 | 1991-03-08 | Koufu Nippon Denki Kk | ベクトル処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| US20030037227A1 (en) | Processor enabling exception handling to be set by program | |
| JPS63101966A (ja) | ベクトル処理装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| KR940006829B1 (ko) | 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서 | |
| JPH01134627A (ja) | マイクロプロセサの命令拡張方式 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JPH03204004A (ja) | プログラマブルコントローラ | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPS6349880A (ja) | ベクトル処理装置 | |
| JPS6349943A (ja) | 演算処理装置 | |
| JPH06131250A (ja) | データ処理装置 | |
| JPS61100836A (ja) | 移動命令論理比較命令処理方式 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPH02137028A (ja) | 命令制御方式 | |
| JPS6072029A (ja) | 命令処理方式 | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPH04131931A (ja) | 実アドレスロード命令制御方式 | |
| JPH0438526A (ja) | マイクロコンピュータ |