JPS6294964A - バンプ構造 - Google Patents

バンプ構造

Info

Publication number
JPS6294964A
JPS6294964A JP60235737A JP23573785A JPS6294964A JP S6294964 A JPS6294964 A JP S6294964A JP 60235737 A JP60235737 A JP 60235737A JP 23573785 A JP23573785 A JP 23573785A JP S6294964 A JPS6294964 A JP S6294964A
Authority
JP
Japan
Prior art keywords
layer
pad
thickness
bump
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60235737A
Other languages
English (en)
Inventor
Toshio Morita
森田 寿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60235737A priority Critical patent/JPS6294964A/ja
Publication of JPS6294964A publication Critical patent/JPS6294964A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインナリードボンディング用バンプ付半導体集
積回路におけるバンプ構造に関する。
〔従来の技術〕
従来、この種のバンプは第2図に示すように、半導体集
積回路(以後半導体ICと記す)表面のAlパッド3上
のパッシベーション膜2を除去した後、その上にコンタ
クト金属層5.どリヤ金属層6.金属バンプ7を設ける
ことにより形成されていた。なお、第2図において、1
はシリコン基板上に形成された層間絶縁膜である。また
パッドAl3は図示されているように内部配線Al層8
と同一厚さで一般に1μm前後である。
〔発明が解決しようとする問題点〕
上述した従来のバンプ構造によれば、金属バンプ下部の
パッドAl層の厚さは、内部配線Al層の厚さと同一で
あり、一般に1μ前後である。
インナリードボンディング法は、ワイヤーボンディング
法に比べ、金属バンプに強い衝撃を与えるボンディング
法である為、従来のバンプ構造では、この衝撃を吸収し
きれず、パッドAI下部より根こそぎはがれるという現
象が生じやすいという欠点があった。
本発明の目的は、インナーリードボンディング時の衝撃
を吸収しやすくし、パッドAl層下部よりのはがれの生
じにくいバンプ構造を提供することにある。
〔問題点を解決するための手段〕
本発明のバンプ構造は、パッドAl上にコンタクト金属
層、バリヤ金属層、金属バンブを設けたバンプ構造にお
いて、パッドAIRの厚さを1.5μm以上とすること
により構成される。
なお1.5μm以上のパッドAl層は内部配線AI形形
成形形成れたパッドAl上に、パッシベーション膜開孔
後、さらにA2層を設けることにより最終的に15μm
以上とすることにより好ましい状態とすることができる
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。層間絶縁
膜1上に形成したパッドAlB上のパッシベーション膜
2を開孔した半導体IC上に、さらにAl層4を設ける
。この際、全体のAl層(3+4)の厚さが15μm以
上となる様Al層4の厚さを設定する。その上にコンタ
クト金属層として゛ris、バリア金属層としてPt6
を設けたのち金バンブ7を形成する。
本発明による構造によれば、パッドAl層の厚さを15
μm以上に増すことにより、とのA7層でインナーリー
ドボンディング時の衝撃を吸収しやすくできる。パッド
Al層の厚さ15μmの場合、10μmの場合に比べ相
対的はがれ発生率は1/10以下になり、実用上全く問
題のないレベルとなる。また1、5μm以上に厚くした
場合の相対的はがれ発生率は1.5μmの場合易大差が
ないことが確認できた。
〔発明の効果〕
以上説明した様に、本発明はパッドAl層の厚さを増す
ことにより、インナーリードボンディング時の衝撃を吸
収しやすくシ、パッドAl層下部よりのはがれを生じに
くくさせる効果がある。
【図面の簡単な説明】
第1図は本発明のバンプ構造の縦断面図、第2図1ば従
来のバンプ構造の縦断面図である。 1・・・・・・a[e!膜、2・・・・・・パッシベー
ション膜、3・・・・・・パッドAl14・−・・・・
Al、5・・・・・・コンタクト金属層(Ti)、6・
・・・・・バリア金属層(pt)、7・・・・・・Au
バンプ、8・・・・・・内部配線Al層。 \−−1′ 坪 1  聞 第 2 苗

Claims (2)

    【特許請求の範囲】
  1. (1)パッドAl上にコンタクト金属層、バリヤ金属層
    、金属バンプを設けたバンプ構造において、パッドAl
    層の厚さを1.5μm以上とすることを特徴とするバン
    プ構造。
  2. (2)パッドAl層の厚さが内部配線Al形成時形成さ
    れたパッドAl上に、パッシベーション膜開孔後、さら
    にAl層を設けることにより最終的に1.5μmである
    特許請求の範囲第(1)項記載のバンプ構造。
JP60235737A 1985-10-21 1985-10-21 バンプ構造 Pending JPS6294964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60235737A JPS6294964A (ja) 1985-10-21 1985-10-21 バンプ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60235737A JPS6294964A (ja) 1985-10-21 1985-10-21 バンプ構造

Publications (1)

Publication Number Publication Date
JPS6294964A true JPS6294964A (ja) 1987-05-01

Family

ID=16990473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60235737A Pending JPS6294964A (ja) 1985-10-21 1985-10-21 バンプ構造

Country Status (1)

Country Link
JP (1) JPS6294964A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023080B1 (ko) * 2008-11-13 2011-03-24 주식회사 동부하이텍 반도체 소자의 금속 배선 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023080B1 (ko) * 2008-11-13 2011-03-24 주식회사 동부하이텍 반도체 소자의 금속 배선 및 그 형성 방법

Similar Documents

Publication Publication Date Title
US4723197A (en) Bonding pad interconnection structure
US5707894A (en) Bonding pad structure and method thereof
TW200306631A (en) Wafer-level coated copper stud bumps
JPH01214141A (ja) フリップチップ型半導体装置
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
JP2000228420A (ja) 半導体装置及びその製造方法
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
US5293071A (en) Bump structure for bonding to a semi-conductor device
JP4462664B2 (ja) チップサイズパッケージ型の半導体装置
JP4185688B2 (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JPS6294964A (ja) バンプ構造
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP2000091339A (ja) 半導体装置およびその製造方法
JPS63308924A (ja) 半導体装置
JPS63293930A (ja) 半導体装置における電極
JP3263859B2 (ja) 半導体装置
JPS615561A (ja) 半導体装置
JP2789467B2 (ja) 半導体装置
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
JPH01278751A (ja) 半導体装置
JP2004071906A (ja) 半導体装置
JPH02121333A (ja) 半導体装置及びその製造方法
JPH079907B2 (ja) 半導体装置
JPH0244145B2 (ja)
JPS5969933A (ja) 半導体装置の製造方法