JPS6292621A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPS6292621A JPS6292621A JP60233696A JP23369685A JPS6292621A JP S6292621 A JPS6292621 A JP S6292621A JP 60233696 A JP60233696 A JP 60233696A JP 23369685 A JP23369685 A JP 23369685A JP S6292621 A JPS6292621 A JP S6292621A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- input
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高速で信号データの演算を行うディジタル信号
処理の分野における信号変換装置に関するものである。
処理の分野における信号変換装置に関するものである。
従来の技術
従来の信号変換装置としては、例えば「放送におけるデ
ィジタル技術 Ｐｌｓａｓ−ｓ−ｅガンマ補正」に示さ
れているように、ＲＡＭやＲＯＭを用いたテーブルルッ
クアップ（ｔａｂｇｅｌｏｏｋ ｕｐ）方式（以下ＬＯ
Ｔ ）が用いられる。信号のＩ！ｏｑ変換及びｅｘｐ変
換に従来の信号変換装置は減算回路である。ｌｏｑ変換
ＬＵＴ１ｏ１はＲＯＭ”Ｙｌｄ−ＲＡＭ３ 、Ｌ’のメ
モリＣ以下メモリという）で構成され、入力信号はメモ
リのアドレス信号として供給される。出力信号としては
メモリのデータが出力される。
ィジタル技術 Ｐｌｓａｓ−ｓ−ｅガンマ補正」に示さ
れているように、ＲＡＭやＲＯＭを用いたテーブルルッ
クアップ（ｔａｂｇｅｌｏｏｋ ｕｐ）方式（以下ＬＯ
Ｔ ）が用いられる。信号のＩ！ｏｑ変換及びｅｘｐ変
換に従来の信号変換装置は減算回路である。ｌｏｑ変換
ＬＵＴ１ｏ１はＲＯＭ”Ｙｌｄ−ＲＡＭ３ 、Ｌ’のメ
モリＣ以下メモリという）で構成され、入力信号はメモ
リのアドレス信号として供給される。出力信号としては
メモリのデータが出力される。
たとえば（４ｏｑ変換ＬＵＴ１０１では第１０図に示す
データが書込まれている。第１０図において、Ｘ軸の値
はアドレスの値でありｙ軸の値はメモリ内に書込まれた
データである。データ値ｙはアドレス値をＸとすると、
以下の（１）式に示す関係がある。
データが書込まれている。第１０図において、Ｘ軸の値
はアドレスの値でありｙ軸の値はメモリ内に書込まれた
データである。データ値ｙはアドレス値をＸとすると、
以下の（１）式に示す関係がある。
ｙ：Ｆｌｏｑｘ ・・・・
・・（１）ｅＸｐ変換ＬｔＪＴ１０３も同様で第１１図
に示すデータが書込まれている。Ｘ軸の値はアドレスの
値であシ、ｙ軸の値はメモリ内に書込まれたデータであ
る。データ値ｙはアドレス値をＸとすると以下の（２）
式に示す関係がある。
・・（１）ｅＸｐ変換ＬｔＪＴ１０３も同様で第１１図
に示すデータが書込まれている。Ｘ軸の値はアドレスの
値であシ、ｙ軸の値はメモリ内に書込まれたデータであ
る。データ値ｙはアドレス値をＸとすると以下の（２）
式に示す関係がある。
ｙ ＝ １０” ０．− ＝
＜２）減算回路１０２の出力Ｓ１゜は入力信号をそれぞ
れＡ、Ｂとすると Ｓ １２ ＝ｌｏ ｇ Ａ ｌｏ ｇ Ｂ＝Ｉ！Ｏｑ
Ｂ ・・・・・・（→となる。ｅｘ
ｐ変換ＬＵＴ１０３の出力Ｓ１３は５１３＝ ｅｘｐ
（（ｌｏｑ丁） −八 一〇 ・・・・・・（４）とな
シ、入力信号ＡとＢの除算を行う。
＜２）減算回路１０２の出力Ｓ１゜は入力信号をそれぞ
れＡ、Ｂとすると Ｓ １２ ＝ｌｏ ｇ Ａ ｌｏ ｇ Ｂ＝Ｉ！Ｏｑ
Ｂ ・・・・・・（→となる。ｅｘ
ｐ変換ＬＵＴ１０３の出力Ｓ１３は５１３＝ ｅｘｐ
（（ｌｏｑ丁） −八 一〇 ・・・・・・（４）とな
シ、入力信号ＡとＢの除算を行う。
発明が解決しようとする問題点
しかしながら上記のような構成では、入力信号のレベル
が大きな値となったとき、ｌｏｑ変換ＬＵＴ及び８Ｘｐ
変換ＬＵＴに大きな容量のメモリが必要となる。第１０
図に示したように入力レベルを０〜２５６とし、ｙ軸の
データを８ ｂｉｔで衣現した場合、 ２５６Ｘ８＝２０４８ ＝２に の容量のＲＯＭが必要となる。また入力レベルが０〜１
０２３″ｉで増加した場合、 １ ０２４Ｘ８＝８１ ９２ ＝ｓＫ の容量のメモリが必要となシ、入力信号のレンジを拡大
したシ、除算結果の精度を上げようとした場合、容量の
非常に大きなメモリをＬＵＴに用いた信号変換装置を構
成する必要があり、信号変換装置の回路規模が増大する
という問題点を有していた。
が大きな値となったとき、ｌｏｑ変換ＬＵＴ及び８Ｘｐ
変換ＬＵＴに大きな容量のメモリが必要となる。第１０
図に示したように入力レベルを０〜２５６とし、ｙ軸の
データを８ ｂｉｔで衣現した場合、 ２５６Ｘ８＝２０４８ ＝２に の容量のＲＯＭが必要となる。また入力レベルが０〜１
０２３″ｉで増加した場合、 １ ０２４Ｘ８＝８１ ９２ ＝ｓＫ の容量のメモリが必要となシ、入力信号のレンジを拡大
したシ、除算結果の精度を上げようとした場合、容量の
非常に大きなメモリをＬＵＴに用いた信号変換装置を構
成する必要があり、信号変換装置の回路規模が増大する
という問題点を有していた。
本発明はかかる点に鑑み、信号の変換を行う処理装置に
おいて、回路規模を低減した信号変換装置を提供するこ
とを目的としている。
おいて、回路規模を低減した信号変換装置を提供するこ
とを目的としている。
問題点を解決するための手段
本発明はレベル検出回路と、このレベル検出回路の信号
によシ入力信号を変換する信号変換回路と、レベル検出
回路の信号と信号変換回路の信号によシ入力信号の制御
を行う信号制御回路とによる信号圧縮回路と、信号圧縮
回路の出力を変換するデータ変換回路を備えた構成とな
〕ている。
によシ入力信号を変換する信号変換回路と、レベル検出
回路の信号と信号変換回路の信号によシ入力信号の制御
を行う信号制御回路とによる信号圧縮回路と、信号圧縮
回路の出力を変換するデータ変換回路を備えた構成とな
〕ている。
作、 用
本発明は前記した構成によシ人力信号を圧縮し、この圧
縮された信号を入力とするＬＵＴ′ｔ−構成して信号を
目的の値に変換する。このように入力信号を圧縮して用
いることによシ、信号レベルが増加した場合においても
ＬＵＴに用いるメモリの容量をイ氏滅愼ぜ一行妥７ｔＩ
５漁回紫の回路相謹をイ氏鱈子るものである。
縮された信号を入力とするＬＵＴ′ｔ−構成して信号を
目的の値に変換する。このように入力信号を圧縮して用
いることによシ、信号レベルが増加した場合においても
ＬＵＴに用いるメモリの容量をイ氏滅愼ぜ一行妥７ｔＩ
５漁回紫の回路相謹をイ氏鱈子るものである。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の第１及び第２の実施例における信号変
換装置のブロック図を示すものである。
換装置のブロック図を示すものである。
６Ａ、６Ｂ、９は入力データを圧縮する信号圧縮回路、
７Ａ、７Ｂ、１０は圧縮された入力データを目的の値に
変換するデータ変換回路である。
７Ａ、７Ｂ、１０は圧縮された入力データを目的の値に
変換するデータ変換回路である。
信号圧縮回路ｅＡ、ａＢとデータ変換回路７Ａ。
７Ｂで本発明の信号変換装置を構成し、これを第１の実
施例とする。本実施例の信号変換装置はＬＵＴを用いた
信号の変換と同じ機能をもち、第１図に示す実施例の構
成は、第９図に示す従来の信号変換装置であるＬＵＴを
用いた除算回路と同じ機能を有するように構成したもの
である。本発明の第１の実施例における信号変換装置の
詳細なブロック図を第２図に示す。
施例とする。本実施例の信号変換装置はＬＵＴを用いた
信号の変換と同じ機能をもち、第１図に示す実施例の構
成は、第９図に示す従来の信号変換装置であるＬＵＴを
用いた除算回路と同じ機能を有するように構成したもの
である。本発明の第１の実施例における信号変換装置の
詳細なブロック図を第２図に示す。
１は入力信号のレベル検出を行うレベル検出回路、２は
レベル検出回路１の出力信号により入力された信号を制
御し、さらにある一定信号との合成を行う信号操作回路
、３は信号操作回路２からの信号を目的とする信号へ変
換を行うデータ変換回路である。
レベル検出回路１の出力信号により入力された信号を制
御し、さらにある一定信号との合成を行う信号操作回路
、３は信号操作回路２からの信号を目的とする信号へ変
換を行うデータ変換回路である。
以上のように構成された本実施例の信号変換装置につい
て以下その動作を説明する。第１の実施例において入力
される信号を０〜２６６のレベルの信号とする。
て以下その動作を説明する。第１の実施例において入力
される信号を０〜２６６のレベルの信号とする。
０≦Ｌ工Ｎく６４ ・・・・・乍）
６４≦Ｌ工Ｎく１２８ ・・・・・・（６
）１２８≦ＬＩＮ≦２５６ ・・・・・・（
７）（５ン式の状態においては信号操作回路２は信号の
操作を行わず、入力信号そのままのデータをレベル変換
回路３の入力とする。
６４≦Ｌ工Ｎく１２８ ・・・・・・（６
）１２８≦ＬＩＮ≦２５６ ・・・・・・（
７）（５ン式の状態においては信号操作回路２は信号の
操作を行わず、入力信号そのままのデータをレベル変換
回路３の入力とする。
（６）式の状態においては信号操作回路２は入力信号を
１／２とする。これは２進数表現のデータでは１桁シフ
トに相当する。
１／２とする。これは２進数表現のデータでは１桁シフ
トに相当する。
次に最上位の１桁を無視し、６４レベルを加算してデー
タ変換回路３への入力とする。
タ変換回路３への入力とする。
（７）式の状態においては信号操作回路２は入力信号の
最上位桁を無視し、他の桁を１／４とする。
最上位桁を無視し、他の桁を１／４とする。
２進数表現のデータでは２桁シフトに相当する欽に９６
レベルを加算してデータ変換回路３への入力とする。
レベルを加算してデータ変換回路３への入力とする。
以上（６）式から（７）式の状態における信号圧縮の特
性は、第３図に示すようになる。この例においては６４
〜１２７０区間において１／２，１２８〜２６６の区間
において１／４の圧縮を行っている。
性は、第３図に示すようになる。この例においては６４
〜１２７０区間において１／２，１２８〜２６６の区間
において１／４の圧縮を行っている。
このように入力信号の圧縮を行い、この圧縮された信号
をアドレス入力とし所定のレベルを出力する変換テーブ
ルを作成し、データ変換回路３を構成する。第４図にデ
ータ変換回路３に用いるＬＵＴの特性を示す。この関係
を（８）式に示す。
をアドレス入力とし所定のレベルを出力する変換テーブ
ルを作成し、データ変換回路３を構成する。第４図にデ
ータ変換回路３に用いるＬＵＴの特性を示す。この関係
を（８）式に示す。
０≦：Ｅ’＜ ６４ ７ ＝ ｌｏｇ ｘ’６
４≦ｘ′＜ ９ ａ ｙ ＝ （ｌｏｑ （２
χ’−６４）・・・−・・（８）９６≦Ｘ′≦１２７
ｙ ＝ （ｌｏｑ （４ｘ’−２５６）以上に示し
た特性とすることによシ、出力値の変化の少ない部分を
圧縮し、データ変換回路３のＬＵＴとして用いるメモリ
の容量を効率的に低減することができる。したが）て信
号変換器が、わずかな付加回路と小容量のメモリヲ用い
たＬＵＴで構成が可能となシ、信号変換器の回路規模の
低減が可能となる。
４≦ｘ′＜ ９ ａ ｙ ＝ （ｌｏｑ （２
χ’−６４）・・・−・・（８）９６≦Ｘ′≦１２７
ｙ ＝ （ｌｏｑ （４ｘ’−２５６）以上に示し
た特性とすることによシ、出力値の変化の少ない部分を
圧縮し、データ変換回路３のＬＵＴとして用いるメモリ
の容量を効率的に低減することができる。したが）て信
号変換器が、わずかな付加回路と小容量のメモリヲ用い
たＬＵＴで構成が可能となシ、信号変換器の回路規模の
低減が可能となる。
また参考文献「放送におけるディジタル技術」Ｐ２Ｓ５
に示されている折線近似を用いたメモリの容量低減と比
較した場合、本発明においては回路規模の大きい乗算器
を用いずに回路を構成することができる特徴を有する。
に示されている折線近似を用いたメモリの容量低減と比
較した場合、本発明においては回路規模の大きい乗算器
を用いずに回路を構成することができる特徴を有する。
第１図の実施例において、信号圧縮回路９とレベル変換
回路１ｏは信号変換装置を構成し、以上にこれを第２の
実施例として説明を行う。この本発明の第２の実施例の
詳細なブロック図を第５図に示す。同図において１はレ
ベル検出回路であり、３はレベル変換回路であシ、以上
は第２図の構成と同様なものである。
回路１ｏは信号変換装置を構成し、以上にこれを第２の
実施例として説明を行う。この本発明の第２の実施例の
詳細なブロック図を第５図に示す。同図において１はレ
ベル検出回路であり、３はレベル変換回路であシ、以上
は第２図の構成と同様なものである。
第２図の構成と異なるのは４の信号変換回路と６の信号
制御回路である。このように構成された第２の実施例に
ついて、以下その動作を説明する。
制御回路である。このように構成された第２の実施例に
ついて、以下その動作を説明する。
この第２の実施例においては従来例に示したｅＸｐ変換
処理を行う信号変換回路、即ち”ｆｆ換ＬＯＴ１０３と
同じ機能を実現している。
処理を行う信号変換回路、即ち”ｆｆ換ＬＯＴ１０３と
同じ機能を実現している。
入力信号ＩＩＨのレンジは±１とし、±１のレンジを６
１２レベルつま！１１９ｂｉｔの２進数で表現する。
１２レベルつま！１１９ｂｉｔの２進数で表現する。
１は＋２５５に対応させ（実際は２５６レベルであるが
この値は５１３番めのレベルであシ、５ｂｉｔでは表現
できない。）−１は一２５６レベルに対応させる。
この値は５１３番めのレベルであシ、５ｂｉｔでは表現
できない。）−１は一２５６レベルに対応させる。
レベル検出回路１は（９）弐〜（１２）式の４つのレベ
ルに分類する。
ルに分類する。
一１≦Ｌ工Ｎ＜ −ｏ、ｓ −・＝（９
）−〇・６≦１１Ｎ＜０ ・・・・・
（１０）０≦Ｌ ＩＮ （０，５−＝ ・・（１１）０
・６≦ＬＩＮ＜１ ・・・・・・（
１２）信号変換回路と信号制御回路は（９）式及び（１
Ｑ）式の状態において入力値り工Ｎを（１３）式に示す
Ｘ’、２＆換する。
）−〇・６≦１１Ｎ＜０ ・・・・・
（１０）０≦Ｌ ＩＮ （０，５−＝ ・・（１１）０
・６≦ＬＩＮ＜１ ・・・・・・（
１２）信号変換回路と信号制御回路は（９）式及び（１
Ｑ）式の状態において入力値り工Ｎを（１３）式に示す
Ｘ’、２＆換する。
！’ ＝ 、 Ｉ ＩＮ ＋ ０．２５ −
−−−＝ （１３）この変換は２の補数をとった２進数
表現では最上位の符号を示す桁を０とし、２ ｂｉｔ
（２桁）シフトすること等価である。この２ｂｉｔシフ
トを信号変換回路４で行い、信号制御回路５は符号の桁
を零とする。（１１）式の状態においては入力値”ＩＮ
を（１４）式のようにＩ′に変換する。
−−−＝ （１３）この変換は２の補数をとった２進数
表現では最上位の符号を示す桁を０とし、２ ｂｉｔ
（２桁）シフトすること等価である。この２ｂｉｔシフ
トを信号変換回路４で行い、信号制御回路５は符号の桁
を零とする。（１１）式の状態においては入力値”ＩＮ
を（１４）式のようにＩ′に変換する。
Ｉ′二丁エエＮ ＋ ０．２５ ・・・・・
・（１４）この変換は２進数表現では１ ｂｉｔ （１
桁）シフトして、上位桁の値を０１にすることと等価で
ある１ｂｉｔシフトを信号変換回路４で行い、信号制御
回路６は上位桁の値を０１にする。（１２）式の状態に
おいては信号制御回路は入力信号をそのまま出力する。
・（１４）この変換は２進数表現では１ ｂｉｔ （１
桁）シフトして、上位桁の値を０１にすることと等価で
ある１ｂｉｔシフトを信号変換回路４で行い、信号制御
回路６は上位桁の値を０１にする。（１２）式の状態に
おいては信号制御回路は入力信号をそのまま出力する。
以上の回路によ多信号圧縮回路を構成し、入力された信
号ＬＩＮを圧縮する。この入力信号の圧縮特性を第６図
に示す。横軸が入力信号ＬＩＮであシ、縦軸は圧縮後の
信号Ｉ′である。
号ＬＩＮを圧縮する。この入力信号の圧縮特性を第６図
に示す。横軸が入力信号ＬＩＮであシ、縦軸は圧縮後の
信号Ｉ′である。
データ変換回路３はメモリによるＬＵＴを用いて構成す
る。ＬＵＴのデータは第７図のグラフに示すデータとす
る。その関係を（１６）式に示す。
る。ＬＵＴのデータは第７図のグラフに示すデータとす
る。その関係を（１６）式に示す。
０．５≦ｘ’ （１ｙ ＝ １０”
０．２５≦ｘ′＜ｏ、６ｙ＝１０（２！′−〇・５）・
−・−（１５）０≦ｘ’ （０，２５ｙ ＝ １０（”
’−１）以上のように信号圧縮回路、この実施例ではレ
ベル検出回路と信号変換回路として信号制御回路であシ
、またデータ変換回路を設けることによシ、信号値の変
換を行うためのＬＵＴに必要とされるメモリの容量を低
減することができる。したがって信号変換装置全体の回
路規模を低減することができる。
−・−（１５）０≦ｘ’ （０，２５ｙ ＝ １０（”
’−１）以上のように信号圧縮回路、この実施例ではレ
ベル検出回路と信号変換回路として信号制御回路であシ
、またデータ変換回路を設けることによシ、信号値の変
換を行うためのＬＵＴに必要とされるメモリの容量を低
減することができる。したがって信号変換装置全体の回
路規模を低減することができる。
なお、第１の実施例においては入力信号を第３図に示す
ように１／２に圧縮し、信号の変換を行うためのＬｔＪ
Ｔのデータを第４図に示すものとして、ＬＵＴに必要な
メモリの容量を１／２に低減したが、第８図に示すよう
な圧縮を行うことによシ１／４以下の低減が可能である
。圧縮は同図に示したように１６〜３２レベルにおいて
１／２から１２８〜２６６レベルにおいて１／１０まで
の特性とする。圧縮の度合は最終的に必要とされる信号
精度によシ決定すればよい。また本実施例では１ｌｏｑ
及びｅｘｐの変換を例として説明を行ったが、本発明の
信号変換装置はこれらの変換にかぎる必要はないのは当
然である。さらに入力部分における信号の圧縮を２の幕
乗の単位で説明したが２の幕乗単位の圧縮にかぎる必要
はない。また実施例において信号圧縮回路の構成を論理
回路を用いる構成として説明したが、この部分にＬＵＴ
のようなメモリを用いた変換を用いて構成できることは
いうまでもない。
ように１／２に圧縮し、信号の変換を行うためのＬｔＪ
Ｔのデータを第４図に示すものとして、ＬＵＴに必要な
メモリの容量を１／２に低減したが、第８図に示すよう
な圧縮を行うことによシ１／４以下の低減が可能である
。圧縮は同図に示したように１６〜３２レベルにおいて
１／２から１２８〜２６６レベルにおいて１／１０まで
の特性とする。圧縮の度合は最終的に必要とされる信号
精度によシ決定すればよい。また本実施例では１ｌｏｑ
及びｅｘｐの変換を例として説明を行ったが、本発明の
信号変換装置はこれらの変換にかぎる必要はないのは当
然である。さらに入力部分における信号の圧縮を２の幕
乗の単位で説明したが２の幕乗単位の圧縮にかぎる必要
はない。また実施例において信号圧縮回路の構成を論理
回路を用いる構成として説明したが、この部分にＬＵＴ
のようなメモリを用いた変換を用いて構成できることは
いうまでもない。
発明の詳細
な説明したように本発明によれば信号圧縮回路、たとえ
ばレベル検出回路、信号変換回路、及び信号制御回路で
構成し、そしてデータ変換回路を用いることによりＬＵ
Ｔに用いるメモリの容量を低減し、信号変換回路の回路
規模を低減することができ、その実用的効果は大きい。
ばレベル検出回路、信号変換回路、及び信号制御回路で
構成し、そしてデータ変換回路を用いることによりＬＵ
Ｔに用いるメモリの容量を低減し、信号変換回路の回路
規模を低減することができ、その実用的効果は大きい。
第１図は本発明の第１の実施例における信号入換装置の
概要を示すブロック図、第２図は同第１の実施例の信号
変換装置の要部構成を示すブロック図、第３図は同第１
の実施例の入力信号の圧縮の特性図、第４図は同第１の
実施例のデータ変換回路の特性図、第５図は同第２の実
施例の信号変換装置の構成を示すブロック図、第６図は
同第２の実施例の入力信号の圧縮特性図、第７図は同第
２の実施例のデータ変換回路の特性図、第８図は同デー
タ変換回路の一特性を示す特性図、第９図は従来の信号
変換装置の概要を示すブロック図、第１０図及び第１１
図は従来の信号変換回路の一特性を示す特性図である。 １・・・・・・レベル検出回路、２・・−・・・信号操
作回路、３・・・・・・データ変換回路、４・・・・・
・信号変換回路、６・・・・・信号制御回路、ｅＡ、ｅ
Ｂ、９・・・・−・信号圧縮回路、７Ａ、７Ｂ、１０・
・・・・データ変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 入力信号り詰 第４図 第５図 第６図 ｔｄ 第７図 第８図 り工Ｎ 第９図 ｔｏｔ 第１１図 一／、Ｏ−０，５００−５７，０ 、χ。
概要を示すブロック図、第２図は同第１の実施例の信号
変換装置の要部構成を示すブロック図、第３図は同第１
の実施例の入力信号の圧縮の特性図、第４図は同第１の
実施例のデータ変換回路の特性図、第５図は同第２の実
施例の信号変換装置の構成を示すブロック図、第６図は
同第２の実施例の入力信号の圧縮特性図、第７図は同第
２の実施例のデータ変換回路の特性図、第８図は同デー
タ変換回路の一特性を示す特性図、第９図は従来の信号
変換装置の概要を示すブロック図、第１０図及び第１１
図は従来の信号変換回路の一特性を示す特性図である。 １・・・・・・レベル検出回路、２・・−・・・信号操
作回路、３・・・・・・データ変換回路、４・・・・・
・信号変換回路、６・・・・・信号制御回路、ｅＡ、ｅ
Ｂ、９・・・・−・信号圧縮回路、７Ａ、７Ｂ、１０・
・・・・データ変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 入力信号り詰 第４図 第５図 第６図 ｔｄ 第７図 第８図 り工Ｎ 第９図 ｔｏｔ 第１１図 一／、Ｏ−０，５００−５７，０ 、χ。
Claims (4)
- （１）入力信号のレベルに応じて入力信号を圧縮する信
号圧縮回路と、圧縮された信号を目的とする信号に変換
するデータ変換回路とを備えたことを特徴とする信号変
換装置。 - （２）信号圧縮回路は、入力信号レベルを検出するレベ
ル検出回路と、前記レベル検出回路からの出力信号によ
り入力信号値を必要とする信号に変換する信号操作回路
とを備えたことを特徴とする特許請求の範囲第１項記載
の信号変換装置。 - （３）信号操作回路は、レベル検出回路からの信号によ
り、信号を変換する信号変換回路と、前記レベル検出回
路からの出力信号と、前記信号変換回路よりの出力信号
とにより、必要な信号形式に変換する信号制御回路とを
備えたことを特徴とする特許請求の範囲第２項記載の信
号変換装置。 - （４）レベル検出回路は、２進数データ上位桁の増減を
検出し、信号変換回路は入力信号に対して２の冪乗の乗
算及び除算を行い、信号制御回路は信号データの上位数
桁の制御を行うことを特徴とする特許請求の範囲第３項
記載の信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233696A JPS6292621A (ja) | 1985-10-18 | 1985-10-18 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233696A JPS6292621A (ja) | 1985-10-18 | 1985-10-18 | 信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292621A true JPS6292621A (ja) | 1987-04-28 |
Family
ID=16959113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233696A Pending JPS6292621A (ja) | 1985-10-18 | 1985-10-18 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226817A (ja) * | 1988-12-29 | 1990-09-10 | American Teleph & Telegr Co <Att> | 信号変換装置および信号変換方法 |
-
1985
- 1985-10-18 JP JP60233696A patent/JPS6292621A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226817A (ja) * | 1988-12-29 | 1990-09-10 | American Teleph & Telegr Co <Att> | 信号変換装置および信号変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314185A (ja) | 可変論理演算装置 | |
| JPS6292621A (ja) | 信号変換装置 | |
| JPH04103731U (ja) | デイジタル圧伸回路 | |
| JP2621535B2 (ja) | 符号変換回路 | |
| JPH07118654B2 (ja) | 算術演算装置 | |
| JP3353260B2 (ja) | インターフェイス回路 | |
| US5303177A (en) | Method and device for performing an approximate arithmetical division | |
| JPH0564000A (ja) | 画像データの圧縮と伸長方法 | |
| JP3206863B2 (ja) | コード変換方法及びコード変換器 | |
| JPS63262910A (ja) | デイジタル演算回路 | |
| KR0119900B1 (ko) | 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm) | |
| JPS62115528A (ja) | 双方向バレルシフタ | |
| JPS61274425A (ja) | デイジタル圧縮回路 | |
| SU896620A1 (ru) | Устройство дл умножени по модулю | |
| JPS6374308A (ja) | デイジタル演算回路 | |
| JPS61143844A (ja) | ディジタル演算回路 | |
| JPH0918352A (ja) | 並列入力／直列出力装置および並列入力／直列出力方法 | |
| JP3146092B2 (ja) | 符号化装置及び復号化装置 | |
| JP2000330470A (ja) | べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体 | |
| KR0159655B1 (ko) | 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 | |
| KR20020088602A (ko) | 키입력시스템 | |
| JPH01259415A (ja) | データ補正回路 | |
| JPS59168543A (ja) | ２進−１０進変換回路 | |
| JPH0644710B2 (ja) | 構成を変更可能な論理要素 | |
| JPS6374310A (ja) | デイジタル演算回路 |