KR0159655B1 - 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 - Google Patents

씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 Download PDF

Info

Publication number
KR0159655B1
KR0159655B1 KR1019950033548A KR19950033548A KR0159655B1 KR 0159655 B1 KR0159655 B1 KR 0159655B1 KR 1019950033548 A KR1019950033548 A KR 1019950033548A KR 19950033548 A KR19950033548 A KR 19950033548A KR 0159655 B1 KR0159655 B1 KR 0159655B1
Authority
KR
South Korea
Prior art keywords
digital data
output
bit
gate
binary
Prior art date
Application number
KR1019950033548A
Other languages
English (en)
Other versions
KR970019121A (ko
Inventor
김인철
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950033548A priority Critical patent/KR0159655B1/ko
Publication of KR970019121A publication Critical patent/KR970019121A/ko
Application granted granted Critical
Publication of KR0159655B1 publication Critical patent/KR0159655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6017—Methods or arrangements to increase the throughput
    • H03M7/6023—Parallelization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
    • H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치에 관한 것으로, 16 비트 2진의 디지탈 데이타가 16 비트 레지스터에 저장된 다음 8 개의 압축소자에서 병렬로 동시다발적으로 4진의 디지탈 데이타로 압축된 다음 8 비트의 레지스터에 각각 저장되어 전송되고, 4진의 디지탈 데이타가 8 비트의 레지스터에 저장되어 그에 대응하는 복원소자로 각각 입력된 다음 2진의 디지탈 데이타로 복원되어 16 비트 레지스터에 각각 상위비트와 하위비트로 저장되어 원래의 16 비트 2진의 디지탈 데이타로 복원되므로써, N 비트 2진의 디지탈 데이타를 동시다발적으로 병렬로 처리하므로써, 압축시간을 줄일 수 있을 뿐만 아니라 전송효율을 높일 수 있도록 한 것이다.

Description

씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치
제1도는 본 발명의 바람직한 실시예에 따른 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치의 개략적인 블록구성도.
제2도는 제1도에 도시된 압축소자의 상세도.
제3도는 제1도에 도시된 복원소자의 상세도.
* 도면의 주요부분에 대한 부호의 설명
100 : 압축블럭 120,160,220,260 : 레지스터
150 : 압축소자 200 : 복원블럭
250 : 복원소자
본 발명은 씨씨디(CHARGE - CDUPLED DEVICE ; 이하 CCD라 약칭함)를 이용한 디지탈 데이타 압축 및 복원에 관한 것으로, 보다 상세하게는 N 비트 2진의 디지탈 데이타를 CCD를 이용하여 압축하고 압축된 디지탈 데이타를 원래의 N 비트 2진의 디지탈 데이타로 복원할 수 있도록 한 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치에 관한 것이다.
최근, 다치소자로서 많은 장점을 지닌 CCD를 이용하여 다치논리함수 및 각종 연산회로 등을 구현하고자 하는 노력들이 이루어지고 있고, 기존에 이미 널리 퍼져있는 2진 논리 시스템과의 호환을 고려하여 2진 시스템의 일부분을 다치로 전환하여 회로의 크기를 줄이고자 하는 연구가 이에 관련된 여러분야에서 계속적으로 연구되고 있다.
여기에서, 다치논리(Multi -valued Logic)란 현재 정보와 통신 시스템의 모든 분야에서 널리 쓰이는 2진 논리를 확정한 개념이다. 상세하게는, 2진 회로는 전압의 높고 낮음, 혹은 전류의 흐름에 따라 논리 0 과 논리 1 만을 인식하고 처리하지만, 다치논리에서는 전압의 크기, 전류의 세기 또는 전하량에 따라 여러 논리값(예를 들어, 4치의 경우 0, 1, 2, 3)을 처리할 수 있도록 한 것이다.
한편, 최근에는 다치논리를 이용하여 2진의 디지탈 데이타를 압축하는 방법이 대용량의 정보통신, 컴퓨터 시스템 등의 여러분야에서 계속적으로 연구되고 있고, 이에 따라 원래의 2진의 디지탈 데이타로 복원하는 방법이 이와 관련된 여러분야에서 계속적으로 연구되고 있다.
다른 한편, 이와 관련되어 다치논리를 이용하여 2진의 디지탈 데이타를 압축하여 전송하므로써, 전송속도 및 전송시간을 단축시킨것으로는, 본원의 출원자에 의해 제안되어 동일자로 대한민국 특허청에 출원된 씨씨디(CCD)를 이용한 디지탈 데이타 압축방법 및 장치가 있다.
상기한, 씨씨디(CCD)를 이용한 디지탈 데이타 압축방법 및 장치 는 데이타를 2진의 디지탈 데이타로 인코드한 다음, 인코드된 2진의 디지탈 데이타의 상위비트에 의거하여 억제게이트가 상수게이트에 설정된 4진의 디지탈 데이타, 즉 2 를 가산게이트로 제공 또는 억제하므로써, 2진의 디지탈 데이타를 4진의 디지탈 데이타로 변환한다.
또한, 이를 복원하기 위한 것으로는 본원의 동일 발명자에 의해 제안되어 동일자로 대한민국 특허청에 출원된 씨씨디(CCD)를 이용한 디지탈 데이타 복원장치가 있다.
상기한, 씨씨디(CCD)를 이용한 디지탈 데이타 복원장치는 4진 데이타가 오버플로우 게이트의 세개의 출력단을 통해 그에 상응하는 2진의 디지탈 데이타를 각각 출력되고, 오버플로우 게이트의 두번째 출력단으로부터의 출력값에 의거하여 오버플로우 게이트의 첫번째 출력단으로부터 출력되는 출력값이 억제게이트를 통해 가산게이트의 일측입력단으로 제공 또는 억제되며, 이 값과 오버플로우 게이트의 세번째 출력단으로부터 출력되는 출력값이 가산게이트에서 가산되어 출력되므로써, 결과적으로 오버플로우 게이트의 두번째 출력단으로부터 출력되는 출력값은 2진의 디지탈 데이타의 상위비트가 되고, 가산게이트에서 가산되어 출력되는 출력값은 2진의 디지탈 데이타의 하위비트가 된다.
한편, 본 발명은 상기한 씨씨디(CCD)를 이용한 N 비트 2진의 디지탈 데이타를 병렬로 4진의 디지탈 데이타로 압축하고, 압축된 4진의 디지탈 데이타를 원래의 N 비트 2진의 디지탈 데이타로 복원할 수 있는 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 씨씨디(CCD)를 이용하여 N 비트의 디지탈 데이타를 압축 및 복원하는 장치에 있어서, 상기 N 비트 디지탈 데이타를 입력하여 임시로 저장하기 위한 설정된 소정비트의 제1 레지스터와, 상기 제1 레지스터에서 순차적으로 두 비트씩 할당되어 출력되는 출력값을 4진의 디지탈 데이타로 압축하기 위한 복수개의 압축수단과, 상기 압축수단에서 압축된 4진의 디지탈 데이타를 임시로 저장하기 위한 소정비트의 제2 레지스터와, 상기 소정비트의 제2 레지스터로부터 각각 제공되는 상기 4진의 디지탈 데이타를 각각 입력하여 복수개의 복원소자로 각각 제공하기 위한 소정비트의 제3 레지스터와, 상기 제3 레지스터로부터 각각 제공되는 4진의 디지탈 데이타를 상기 2진의 디지탈 데이타로 복원하기 위한 상기 복원수단과, 상기 복수개의 복원수단에서 각각 복원된 2진의 디지탈 데이타를 임시적으로 저장하기 위한 소정비트의 제 4레지스터로 이루어진 것을 특징으로 하는 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치를 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야의 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
설명에 앞서, 본 발명은 N 비트 2진의 디지탈 데이타를 4진의 디지탈 데이타로 압축한 다음 원래의 2진의 디지탈 데이타로 복원할 수 있으나, 본 발명의 실시예에서는 16 비트 2진의 디지탈 데이타를 4진의 디지탈 데이타로 압축하고 이를 원래의 16 비트 2진의 디지탈 데이타로 복원하는 것에 대하여 주로 설명하기로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
제1도는 본 발명의 바람직한 실시예에 따른 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치의 개략적인 블록구성도로서, 동도면을 참조하면 알 수 있듯이, 본 발명에 따른 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치는 압축블럭(100) 및 복원블럭(200)으로 구성된다.
동도도에 있어서, 압축블럭(100)은 16 비트의 레지스터(120), 압축소자(150) 및 8 비트 레지스터(160)로 구성된다.
제1도에 있어서, 16 비트의 레지스터(120)는 16 비트의 디지탈 데이타를 병렬로 입력한 다음 임시로 저장한 다음 두 비트씩 할당하여 할당된 두 비트의 상위비트와 하위비트를 압축소자(150)로 각각 제공하고, 압축소자(150)는 8 개로 구성되며, 16 비트의 레지스터(120)로부터 두 비트씩 할당되어 제공되는 각각의 상위비트와 하위비트를 입력한 다음 4 진의 디지탈 데이타로 압축한다.
여기에서, 압축소자(150)는 제2도에 도시된 바와 같이, 상수게이트(152), 억제게이트(154) 및 가산게이트(156)로 구성되며, 상수게이트(152)는 4진의 디지탈 데이타 중 2 를 출력하여 억제게이트(154)로 제공한다.
그리고, 억제게이트(154)는 16 비트의 레지스터(120)에서 두 비트씩 할당되어 입력되는 디지탈 데이타 중에 상위비트에 의거하여 상수게이트(152)로부터 제공되는 2 를 가산게이트(156)로 제공 또는 억제하는 것으로, 16 비트의 레지스터(120)에서 두 비트씩 할당되어 입력되는 디지탈 데이타 중에 상위비트가 0 이면 상수게이트(152)로부터 제공되는 2 를 가산게이트(156)로 억제, 즉 제공하지 않고, 16 비트의 레지스터(120)에서 두 비트씩 할당되어 입력되는 디지탈 데이타 중에 상위비트가 1 이면 상수게이트(152)로부터 제공되는 2 를 가산게이트(156)로 제공한다.
또한, 가산게이트(156)는 억제게이트(154)를 통해 제공되는 상수게이트(152)로부터의 설정된 디지탈 데이타 2 를 그 일측입력단으로 입력하고, 16비트의 레지스터(120)로부터 두 비트씩 할당되어 입력되는 디지탈 데이타 중에 하위비트를 그 타측입력단으로 입력하여 가산한 다음 출력한다.
그리고, 8 비트의 레지스터(160)는 압축소자(150)로부터 각각 압축되어 출력되는 4진의 디지탈 데이타를 임시로 저장한 다음 복원블럭(200)으로 전송한다.
제1도에 있어서, 복원블럭(200)은 8 비트의 레지스터(220), 복원소자(250) 및 16 비트의 레지스터(260)로 구성되며, 8비트의 레지스터(220)는 압축블럭(100)에서 4진의 디지탈 데이타로 압축되어 전송되는 디지탈 데이타를 입력하여 임시로 저장한 다음, 저장된 4진의 디지탈 데이타를 8 개의 복원소자(250)로 각각 제공하고, 복원소자(250)는 8 개로 구성되며, 각 복원소자는 압축된 디지탈 데이타를 원래의 디지탈 데이타로 복원하는 것으로서, 제3도에 도시된 바와 같이, 오버플로우 게이트(252), 억제게이트(254) 및 가산게이트(256)로 구성된다.
제3도에 있어서, 오버플로우 게이트(252)는 8비트의 레지스터(220)로부터 각각 제공되는 4진의 디지탈 데이타(I)를 입력하여 그에 상응하는 2진의 디지탈 데이타를 세개의 출력단(A, B, C)으로 각각 출력한다. 이때, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값은 2진의 디지탈 데이타의 상위비트(01)로 출력된다.
상세하게는, 8 비트의 레지스터(220)로부터 제공되는 4진의 디지탈 데이타(I)가 0 이면 오버플로우 게이트(252)의 출력단(A, B, C)을 통해 ('0, 0, 0)이 각각 출력되고, 8 비트의 레지스터(220)로부터 제공되는 4진의 디지탈 데이타(I)가 1 이면 오버플로우 게이트(252)의 출력단(A, B, C)을 통해 (1, 0, 0)이 각각 출력된다.
또한, 8 비트의 레지스터(220)로부터 제공되는 4진의 디지탈 데이타(I)가 2 이면 오버플로우 게이트(252)의 출력단 (A, B, C)을 통해 (1, 1, 0)이 각각 출력되고, 8 비트 레지스터(220)로부터 제공되는 4진의 디지탈 데이타(I)가 3 이면 오버플로우 게이트(252)의 출력단(A, B, C)을 통해 (1, 1, 1) 이 각각 출력된다.
제3도에 있어서, 억제게이트(254)는 오버플로우 게이트(252)의 두번째 출력단(B)로부터의 출력값에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)로부터 출력되는 출력값을 가산게이트(256)의 일측입력단으로 제공 또는 억제하는데, 상세하게는 오버플로우 게이트(252)의 두번째 출력단(B)으로부터의 출력값이 0 이면 억제게이트(254)는 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값을 가산게이트(256)의 일측입력단으로 제공하고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터의 출력값이 1 이면 억제게이트(254)는 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값을 가산게이트(256)의 일측입력단으로 제공하지 않는다.
또한, 가산게이트(256)는 억제게이트(254)로부터 출력되는 출력값을 일측입력단으로 입력하고, 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값을 타측입력단으로 입력한 다음, 가산하여 2진의 디지탈 데이타의 하위비트(O2)로 출력한다.
그리고, 16 비트의 레지스터(260)는 8 개의 복원소자(250)의 각각으로부터 출력되는 상위비트(O1)와 하위비트(O2)를 각각 입력하여 임시로 저장한 다음 원래의 16 비트 2진의 디지탈 데이타로 출력한다.
상기한 바와 같은 구성부재로 이루어진 본 발명의 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치의 동작과정에 대하여 제1도와 제2도 및 제3도를 참조하여 보다 상세하게 설명하기로 한다.
먼저, 16 비트로 입력되는 2진의 데이타가 16 비트의 레지스터(120)에 임시로 저장되는 동시에, 두 비트씩 할당되어 할당된 두 비트가 각각 상위비트와 하위비트로 구분되어 8 개의 압축소자로 각각 제공된다.
그 다음, 8 개의 압축소자(150)로 제공되는 두 비트씩 할당된 각 상위비트와 하위비트는 8 개의 압축소자(150)에서 동일한 처리과정에 의해 병렬로 동시에 처리되므로, 중복된 기재를 피하기 위해 여기에서는 하나의 압축소자(C0)에서 4진의 디지탈 데이타로 압축되는 동작과정에 대하여 설명하기로 한다.
먼저, 16비트의 레지스터(120) 중에 상위비트(E1)와 하위비트(E0)가 압축소자(C0)로 제공되면, 상위비트(E1)는 억제게이트(154)로 제공되고, 하위비트(E1)는 가산게이트(156)의 타측입력단으로 제공된다.
여기서, 제2도에 있어서, I1과 I2은 8개의 압축소자(150)로부터 출력되는 두비트로 할당된 디지탈 데이타의 상위비트와 하위비트를 나타낸다.
한편, 상수게이트(152)에 설정된 4진의 디지탈 데이타 중에 2가 억제게이트(154)로 제공되는 중에, 상위비트(E1)가 1이면 상수게이트(152)로부터 제공되는 2가 가산게이트(156)의 일측입력단으로 제공되고, 상위비트(E1)가 0이면 상수게이트(152)로부터 제공되는 2가 억제게이트(154)에서 억제, 즉 가산게이트(156)로 제공되지 않는다.
그리고, 16비트 레지스터(120)로부터 제공되는 하위비트(E0)가 가산게이트(156)의 타측입력단으로 입력되어, 억제게이트(154)로부터 제공되는 출력값과 가산게이트(156)에서 가산된 다음, 8비트 레지스터의 첫번째 비트(E0)에 저장된다.
예를 들어 설명하면, 16비트 레지스터(120)중에 E0와 E1에 저장되어 있는 2진의 디지탈 데이타가 10이면, 상위비트는 1이고, 0이다.
따라서, 16비트 레지스터(120)로부터 제공되는 상위비트(E1)가 1이므로, 상수게이트(152)에 설정된 2가 억제게이트(154)에서 가산게이트(156)의 일측입력단으로 제공되고, 가산게이트(156)를 통해 하위비트(E0) 0과 가산되어 4진의 디지탈 데이타 중 2가 8비트 레지스터의 첫번째 비트(B0)에 저장된다.
마찬가지로, 16비트 레지스터(120)로부터 두 비트씩 각각 할당되어 제공되는 나머지 상위비트(I1)와 하위비트(I0)가 그에 대응하는 나머지 7개의 압축소자에서 각각 4진의 디지탈 데이타로 압축된 다음, 나머지 7비트의 레지스터에 각각 저장되고, 복원블럭(200)으로 전송된다.
다음에, 압축블럭(100)에서 압축되어 전송되는 8비트 4진의 디지탈 데이타가 8비트 레지스터(220)에 각각 저장되고, 저장된 디지탈 데이타가 그에 대응하는 8개의 복원소자(250)로 각각 제공한다.
그 다음, 8비트 레지스터(220)로부터 제공되는 4진의 디지탈 데이타가 동일한 처리과정을 통하여 8개의 복원소자(250)를 통해 각각 2진의 디지탈 데이타로 복원되므로, 중복된 기재를 피하기 위해 여기에서는 하나의 복원소자(C0)에서 2진의 디지탈 데이타로 복원되는 동작과정에 대하여 설명하기로 한다.
먼저, 8비트 레지스터의 첫번째 비트(B0)로부터 제공되는 4진의 디지탈 데이타가 오버플로우 게이트(252)로 입력되면 세개의 출력단을 통해 그에 상응하는 2진의 디지탈 데이타가 각각 출력된다. 이때, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값은 2진의 디지탈 데이타의 상위비트(O1)가 된다.
다음에, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값이 가산게이트(256)의 일측 입력단으로 제공 또는 억제되는데, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값이 0이면 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값이 가산게이트(256)의 일측입력단으로 제공되고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값이 I 이면 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값이 가산게이트(252)의 일측입력단으로 제공되지 않는다. 즉, 억제된다.
그리고, 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값이 가산게이트(256)의 타측입력단으로 입력되어, 억제게이트(254)로부터 출력되는 출력값과 가산게이트(256)에서 가산된 다음 2진의 디지탈 데이타의 하위비트(O2)로 출력된다.
예를 들어 설명하면, 오버플로우 게이트(252)로 입력되는 4진의 디지탈 데이타(I)가 0 이면 오버플로우 게이트(252)의 세개의 출력단(A, B, C)을 통해 (0, 0, 0) 이 각각 출력되고, 이때 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 0 은 2진의 디지탈 데이타의 상위비트(01) 0 이 된다.
그리고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 0 에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값 0 이 가산게이트(256)의 일측입력단으로 입력되어, 가산게이트(256)를 통해 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값 0 과 가산된 다음 2진의 디지탈 데이타의 하위비트(O2) 0으로 출력된다.
따라서, 2진의 디지탈 데이타의 상위비트(O1)가 0 이고, 하위비트(O2)가 0 이므로, 2진의 디지탈 데이타는 0 이 되어 16 비트 레지스터(260)에 두 비트로 각각 할당되어 상위비트(E1)와 하위비트(E0)로 저장된다.
다음에, 오버플로우 게이트(252)로 입력되는 4진의 디지탈 데이타(I)가 1 이면 오버플로우 게이트(252)의 세개의 출력단(A, B, C)을 통해 (1, 0, 0)이 각각 출력되고, 이때 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 0은 2진의 디지탈 데이타의 상위비트(01) 0이 된다.
그리고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 0에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값 1이 가산게이트(256)의 일측입력단으로 입력되어, 가산게이트(256)을 통해 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값 0과 가산된 다음 2진의 디지탈 데이타의 하위비트(O2) 1으로 출력된다.
따라서, 2진의 디지탈 데이타의 상위비트(O1)가 0이고, 하위비트(O2)가 1이므로, 2진의 디지탈데이타는 1이 되어 16비트 레지스터(260)에 두 비트로 각각 할당되어 상위비트(E1)와 하위비트(E0)로 저장된다.
또한 오버플로우 게이트(252)로 입력되는 4진의 디지탈 데이타(I)가 2이면 오버플로우 게이트(252)의 세개의 출력단(A, B, C)을 통해 (1, 1, 0)이 각각 출력되고, 이때 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 1 은 2진의 디지탈 데이타의 상위비트(01) 1 이 된다.
그리고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 1 에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값 1 이 억제, 즉 가산게이트(256)의 일측입력단으로 제공되지 않으므로, 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값 0 이 그대로 출력되어 2진의 디지탈 데이타의 하위비트(O2) 0 으로 출력된다.
따라서, 2진의 디지탈 데이타의 상위비트(O1)가 1 이고, 하위비트(O2) 0 이므로, 2진의 디지탈 데이타는 10 이 되어 16 비트 레지스터(260)에 두 비트로 각각 할당되어 상위비트(E1)와 하위비트(E1)로 저장된다.
또한, 오버플로우 게이트(252)로 입력되는 4진의 디지탈 데이타(I)가 3 이면 오버플로우 게이트(252)의 세개의 출력단 (A, B, C)을 통해 (1, 1, 1) 이 각각 출력되고, 이때 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 1 은 2진의 디지탈 데이타의 상위비트(01) 1 이 된다.
그리고, 오버플로우 게이트(252)의 두번째 출력단(B)으로부터 출력되는 출력값 1 에 의거하여 오버플로우 게이트(252)의 첫번째 출력단(A)으로부터 출력되는 출력값 1 이 억제, 즉 가산게이트(256)의 일측입력단으로 제공되지 않으므로, 오버플로우 게이트(252)의 세번째 출력단(C)으로부터 출력되는 출력값 1 이 그대로 출력되어 2진의 디지탈 데이타의 하위비트(O2) 1 로 출력된다.
따라서, 2진의 디지탈 데이타의 상위비트(O2)가 1 이고, 하위비트(O2)가 1 이므로, 2진의 디지탈 데이타는 11 이 되어 16 비트 레지스터(260)에 두 비트로 각각 할당되어 상위비트(E1)와 하위비트(E0)로 저장된다.
마찬가지로, 나머지 7 비트의 레지스터(120)로부터 각각 제공되는 4진의 디지탈 데이타가 이에 각각 대응하는 나머지 7 개의 복원소자를 통해 복원된 다음 나머지 14 비트의 레지스터에 각각 저장되므로써, 원래의 2진의 디지탈 데이타로 복원된다.
상술한 바와 같이 , 16 비트 2진의 디지탈 데이타가 16 비트 레지스터(120)에 저장된 다음 8 개의 압축소자(150)에서 병렬로 동시다발적으로 4진의 디지탈 데이타로 압축된 다음 8 비트의 레지스터(160)에 각각 저장되어 전송되고, 4진의 디지탈 데이타가 8 비트의 레지스터(220)에 저장되어 그에 대응하는 복원소자(250)로 각각 입력된 다음 2진의 디지탈 데이타로 복원되어 16 비트 레지스터(260)에 각각 상위비트와 하위비트로 저장되어 원래의 16 비트 2진의 디지탈 데이타로 복원된다.
따라서, 본 발명을 이용하면, N 비트 2진의 디지탈 데이타를 동시다발적으로 병렬로 처리하므로써, 압축시간을 줄일 수 있을뿐만 아니라 전송효율을 높일 수 있는 효과가 있다.

Claims (1)

  1. 씨씨디(CCD)를 이용하여 N 비트의 디지탈 데이타를 압축 및 복원하는 장치에 있어서, 상기 N비트 디지탈 데이타를 입력하여 임시로 저장하기 위한 설정된 소정비트의 제1레지스터(120); 상기 제1레지스터(120)에서 순차적으로 두 비트씩 할당되어 출력되는 출력값을 4진의 디지탈 데이타로 압축하기 위한 복수개의 압축수단(150); 상기 압축수단(150)에서 압축된 4진의 디지탈 데이타를 임시로 저장하기 위한 소정비트의 제2레지스터(160); 상기 소정비트의 제2레지스터(160)로부터 각각 제공되는 상기 4진의 디지탈 데이타를 각각 입력하여 복수개의 복원소자(250)로 각각 제공하기 위한 소정비트의 제3레지스터(220); 상기 제3레지스터(220)로부터 각각 제공되는 4진의 디지탈 데이타를 상기 2진의 디지탈 데이타로 복원하기 위한 상기 복원수단(250); 상기 복수개의 복원수단(250)에서 각각 복원된 2진의 디지탈 데이타를 임시적으로 저장하기 위한 소정비트의 제4레지스터(260)로 이루어진 것을 특징으로 하는 씨씨디(CCD)를 이용한 디지탈 데이타 압축 및 복원장치.
KR1019950033548A 1995-09-30 1995-09-30 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 KR0159655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033548A KR0159655B1 (ko) 1995-09-30 1995-09-30 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033548A KR0159655B1 (ko) 1995-09-30 1995-09-30 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치

Publications (2)

Publication Number Publication Date
KR970019121A KR970019121A (ko) 1997-04-30
KR0159655B1 true KR0159655B1 (ko) 1999-03-20

Family

ID=19428951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033548A KR0159655B1 (ko) 1995-09-30 1995-09-30 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치

Country Status (1)

Country Link
KR (1) KR0159655B1 (ko)

Also Published As

Publication number Publication date
KR970019121A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US5841381A (en) Huffman coding/decoding using an intermediate code number
JPH0793586B2 (ja) データ圧縮モデル選択方法及びシステム
EP0021283A1 (en) Digital data apparatus
JPH01200883A (ja) 復号装置及び復号方法
JPS62261230A (ja) 多重レベル信号の圧縮方法
US4683548A (en) Binary MOS ripple-carry parallel adder/subtracter and adder/subtracter stage suitable therefor
US6408102B1 (en) Encoding/decoding device
KR0159655B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치
JPH03205930A (ja) デジタル信号復号化回路
Yeh et al. On the optimality of a universal noiseless coder
US5448642A (en) Method for coding low entrophy data
JPH02272970A (ja) データ処理回路
US5212481A (en) Circuit for code converting PCM codes
SE454829B (sv) Sett och anordning for reversibel kompression av informationsberande symboler, samt sett och anordning for att rekonstruera en sekvens av informationsberande symboler som har komprimerats enligt ovan nemnda sett
EP0470793B1 (en) Digital signal orthogonal transformer apparatus
Lu et al. An encoding procedure and a decoding procedure for a new modified Huffman code
KR102361730B1 (ko) 데이터 압축 방법 및 장치
KR20140145437A (ko) 이진 데이터의 압축 및 압축해제 방법과 장치
JPH05176187A (ja) データ圧縮・復元装置
US6076098A (en) Adder for generating sum and sum plus one in parallel
Ponomarenko et al. Fast recursive coding based on grouping of Symbols
JP3105330B2 (ja) 画像データの圧縮復元方式
KR0174961B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축방법 및 장치
KR0185849B1 (ko) 가변길이 부호화기
JP3261742B2 (ja) 丸め処理を含む冗長２進／２進変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110801

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee