KR970019121A - 씨씨디(ccd)를 이용한 디지탈 데이타 압축 및 복원장치(apparatus for compressing and restoring the digital data using charge coupled device) - Google Patents
씨씨디(ccd)를 이용한 디지탈 데이타 압축 및 복원장치(apparatus for compressing and restoring the digital data using charge coupled device) Download PDFInfo
- Publication number
- KR970019121A KR970019121A KR1019950033548A KR19950033548A KR970019121A KR 970019121 A KR970019121 A KR 970019121A KR 1019950033548 A KR1019950033548 A KR 1019950033548A KR 19950033548 A KR19950033548 A KR 19950033548A KR 970019121 A KR970019121 A KR 970019121A
- Authority
- KR
- South Korea
- Prior art keywords
- digital data
- register
- restoring
- compressing
- binary digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6017—Methods or arrangements to increase the throughput
- H03M7/6023—Parallelization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
- H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 씨씨디(CCD)를 이용한 디지털 데이터 압축 및 복원장치에 관한 것으로, 16 비트 2진의 디지털 데이터가 16비트 레지스터에 저장된 다음 8개의 압축소자에서 병렬로 동시다발적으로 4진의 디이탈 데이터로 압축된 다음 8비트의 레지스터에 각각 저장되어 전송되고, 4진의 디지털 데이터가 8비트의 레지스터에 저장되어 그에 대응하는 복원소자로 각각 입력된 다음 2진의 디지털 데이터로 복원되어 16비트 레지스터에 각각 상위비트와 하위비트로 저장되어 원래의 16비트 2진의 디지털 데이터로 복원되므로써, N비트 2진의 디지털 데이터를 동시다발적으로 병렬로 처리하므로써, 압축시간을 줄일 수 있을 뿐만 아니라 전송효율을 높일 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 씨씨디(CCD)를 이용한 디지털 데이터 압축 및 복원장치의 개략적인 블록구성도.
제2도는 제1도에 도시된 압축소자의 상세도.
Claims (1)
- 씨씨디(CCD)를 이용하여 N비트의 디지털 데이터를 압축 및 복원하는 장치에 있어서, 상기 N비트 디지탈 데이터를 입력하여 임시로 저장하기 위한 설정된 소정비트의 제1 레지스터(120); 상기 제1레지스터(120)에서 순차적으로 두 비트씩 할당되어 출력되는 출력값을 4진의 디지털 데이터로 압축하기 위한 복수개의 압축수단(15):상기 압축수단(150)에서 압축된 4진의 디지털 데이터를 임시로 저장하기 위한 소정비트의 제2트랜지스터(160); 상기 소정비트의 제2레지스터(160)로부터 각각 제공되는 상기 4진의 디지털 데이터를 각각 입력하여 복수개의 복원소자(250)로 각각 제공하기 위한 소정비트의 제3레지스터(220); 상기 제3레지스터(220)로부터 각각 제공되는 4진의 디지털 데이터를 상기 2진의 디지털 데이터로 복원하기 위한 상기 복원수단(250); 상기 복수개의 복원수단(250)에서 각각 복원된 2진의 디지털 데이터를 임시적으로 저장하기 위한 소정비트의 제4레지스터(260)로 이루어진 것을 특징으로 하는 씨씨디(CCD)를 이용한 디지털 데이터 압축 및 복원장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033548A KR0159655B1 (ko) | 1995-09-30 | 1995-09-30 | 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033548A KR0159655B1 (ko) | 1995-09-30 | 1995-09-30 | 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019121A true KR970019121A (ko) | 1997-04-30 |
KR0159655B1 KR0159655B1 (ko) | 1999-03-20 |
Family
ID=19428951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950033548A KR0159655B1 (ko) | 1995-09-30 | 1995-09-30 | 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0159655B1 (ko) |
-
1995
- 1995-09-30 KR KR1019950033548A patent/KR0159655B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0159655B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU608439B2 (en) | Dynamic feedback arrangement scrambling technique keystream generator | |
CA2179758C (en) | Method and apparatus for performing a fast hadamard transform | |
RU95102477A (ru) | Способ и устройство сжатия символов, стохастический кодер (варианты) | |
EP0907146A3 (en) | Data compression apparatus using matching string | |
KR900002308A (ko) | 집적 회로장치 | |
SE9700099D0 (sv) | Method and apparatus for FFT computation | |
Storer et al. | A parallel architecture for high-speed data compression | |
KR920006843A (ko) | 반도체 연산장치 | |
JP2853784B2 (ja) | 符号・復号化装置 | |
JP2003150957A5 (ko) | ||
KR970019121A (ko) | 씨씨디(ccd)를 이용한 디지탈 데이타 압축 및 복원장치(apparatus for compressing and restoring the digital data using charge coupled device) | |
US5448642A (en) | Method for coding low entrophy data | |
CA2371720A1 (en) | Data compression method and apparatus with embedded run-length encoding using mathematical run processing | |
KR0182181B1 (ko) | 적응차분 펄스부호변조 복원회로 | |
US20020057742A1 (en) | Sorting device of variable-length code | |
Yakymenko et al. | Hierarchical Encryption in a Residual Number System | |
KR940001738A (ko) | 영상신호의 가변장 부호화 방법 및 장치 | |
JPH05176187A (ja) | データ圧縮・復元装置 | |
Reif et al. | REAL-TIME DYNAMIC COMPRESSION OF VIDEO ON A GRID-CONNECTED PAR-ALLEL COMPUTER | |
SU1455341A1 (ru) | Устройство дл выделени выборочной медианы из @ чисел | |
SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
RU1786494C (ru) | Устройство сбора информации | |
Chung et al. | A generalized pipelined median filter network | |
KR950029978A (ko) | 제이-펙(jpeg) 알고리즘의 가변길이 쌍 변환회로 | |
JPS6291081A (ja) | フアクシミリ符号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110801 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |