KR950029978A - 제이-펙(jpeg) 알고리즘의 가변길이 쌍 변환회로 - Google Patents

제이-펙(jpeg) 알고리즘의 가변길이 쌍 변환회로 Download PDF

Info

Publication number
KR950029978A
KR950029978A KR1019940007852A KR19940007852A KR950029978A KR 950029978 A KR950029978 A KR 950029978A KR 1019940007852 A KR1019940007852 A KR 1019940007852A KR 19940007852 A KR19940007852 A KR 19940007852A KR 950029978 A KR950029978 A KR 950029978A
Authority
KR
South Korea
Prior art keywords
variable length
circuit
barrel shifter
decoding
encoding
Prior art date
Application number
KR1019940007852A
Other languages
English (en)
Other versions
KR0119900B1 (ko
Inventor
김기현
민병기
박치항
박광규
최병태
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940007852A priority Critical patent/KR0119900B1/ko
Publication of KR950029978A publication Critical patent/KR950029978A/ko
Application granted granted Critical
Publication of KR0119900B1 publication Critical patent/KR0119900B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

본 발명은 정지 영상(still image)의 압축/복원에 대한 국제 표준 기구(ISO) 산하 JPEG(Joint Photograpics Experts Group)의 규정을 따르는 가변 길이 코드 모듈(Variable Length Code Module)의 설계에 관한 것으로 특히, 단일 회로에 의해 인코딩 처리 및 디커딩 처리 모두가 가능한 회로에 설계하는 것을 목적으로 한다.
본 발명에 따르면, 디코딩에서 사용되는 Size 제어용 배럴 쉬프터(1)와 CL제어용 배럴 쉬프터(2)를 포함하는 회로에 있어서, 상기 회로의 입력단과 출력단을 각각 통하여 입력되고 출력되는 데이타의 비트순서를 역순으로 배열하는 비트 역순 배열 회로들(5, 5a)을 추가로 사용함으로써, 디코딩을 위해서 뿐만 아니라 인코딩을 위해서도 사용 가능한 회로를 설계할 수 있다.
따라서, 인코딩과 디코딩을 위한 회로들을 독립적으로 설계할 때 보다 회로를 구성하는 소자의 수를 줄일 수 있어 종래 보다 제작비용을 절감할 수 있다.

Description

제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 회로의 구성을 간략하게 나타낸 블록도.

Claims (1)

  1. JPEG(Joint Photograpics Experts Group)의 규정을 따르는 가변길이 코드 모듈(Variable Length Code Module)에서 가변길이 쌍의 인코딩 처리 및 디코딩 처리를 수행하기 위한 가변길이 변환 회로에 있어서; 상기 가변길이 코드 모듈로 부터 제공되는 소정의 제어신호(Size)에 응답하여 입력데이타의 유효비트수를 제어하는 제1의 배럴 쉬프터(1)와; 상기 제1의 배럴 쉬프터(1)의 출력단에 연결되는 하나의 입력단과 상기 가변길이 코드 모듈로 부터 제공되는 데이타를 받아 들이기 위한 다른 하나의 입력단을 갖고, 상기 가변길이 코드 모듈로 부터 제공되는 소정의 제어신호(CL)에 응답하여 상기 두 입력단 중 하나를 통하여 입력되는 데이타의 코드길이를 제어하는 제2의 배럴쉬프터(2)와; 디코딩시 상기 제2의 배럴 쉬프터(2)의 출력 데이타로 부터 크기(Amplitude)의 부호를 결정하는 부호 검출 회로(3)와; 디코딩시에는 상기 제2의 배럴 쉬프터(2)로 부터 제공되는 1의 보수형태로 코드화된 Amplitude를 절대값으로 변환시키고, 인코딩시에는 RLC(Run Length Code)형태로 입력된 절대값의 Amplitude를 1의 보수 형태로 변환시키는 절대값-보수 변환회로(4)와; 인코딩시에 상기 가변길이 코드 모듈로 부터 입력되는 RLC의 Amplitude를 역순으로 배열하여 상기 절대값-보수 변환회로(4)로 제공하는 제1의 비트 역순 배열회로(5)와; 인코딩시에 상기 제2배럴 쉬프터(2)의 출력 데이타를 다시 한번 역순으로 배열하는 제2의 비트 역배열회로(5a)를 포함하는 것을 특징으로 하는 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007852A 1994-04-14 1994-04-14 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm) KR0119900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007852A KR0119900B1 (ko) 1994-04-14 1994-04-14 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007852A KR0119900B1 (ko) 1994-04-14 1994-04-14 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm)

Publications (2)

Publication Number Publication Date
KR950029978A true KR950029978A (ko) 1995-11-24
KR0119900B1 KR0119900B1 (ko) 1997-10-29

Family

ID=19381059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007852A KR0119900B1 (ko) 1994-04-14 1994-04-14 제이-펙(JPEG) 알고리즘의 가변길이 쌍 변환회로 (The variable length pair converting circuit for JPEG algorithm)

Country Status (1)

Country Link
KR (1) KR0119900B1 (ko)

Also Published As

Publication number Publication date
KR0119900B1 (ko) 1997-10-29

Similar Documents

Publication Publication Date Title
US5841381A (en) Huffman coding/decoding using an intermediate code number
EP1162847B1 (en) Variable length decoder
JP3006524B2 (ja) 双方向遷移数削減インターフェース回路
KR960028554A (ko) 여러종류의 부호신호를 복호하는 복호장치
US6408102B1 (en) Encoding/decoding device
US7676527B2 (en) Processor
KR950029978A (ko) 제이-펙(jpeg) 알고리즘의 가변길이 쌍 변환회로
US6765510B2 (en) Entropy encoder/decoder
US6324306B1 (en) Variable length code decoder and moving picture decoder having variable length code decoder
US5404139A (en) Serial data decoder
KR0182181B1 (ko) 적응차분 펄스부호변조 복원회로
JPS6291081A (ja) フアクシミリ符号化装置
KR100476389B1 (ko) 영상신호의이진데이터부호화방법
JP2556160B2 (ja) 圧縮符号伸長装置
KR0174961B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축방법 및 장치
JPS61125283A (ja) モデイフアイド・ハフマン符号の復号装置
JPS5894274A (ja) 画像信号符号化方式
KR100192964B1 (ko) 엠펙1 역이산 코사인 변환기의 포화장치
KR0159655B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치
KR890004316B1 (ko) 복합 코드 부호화 방법
JP3108243B2 (ja) 符号化及び復号化装置
JPH04180359A (ja) ファクシミリ装置の符号化方法
KR200149153Y1 (ko) 마이크로 컴퓨터의 입력 신호 인식 회로
KR0185849B1 (ko) 가변길이 부호화기
JPS59117375A (ja) Ｍｈ符号化方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee