KR0185849B1 - 가변길이 부호화기 - Google Patents

Abstract

본 발명의 가변길이 부호기는 제1 참조표부(31); 제2 참조표부(32); 상기 제1 참조표부(31)의 부호어 길이(L1)와 상기 제2 참조표부(32)의 부호어 길이(L2)를 가산하는 가산기(33); 상기 제1 참조표부의 부호어(C1)와 상기 제2 참조표의 부호어(C2)를 연결시키는 제1 연결기(34); 상기 제1 연결기(34)의 출력(TBL_C)과 상기 가산기(33)의 출력(TBL_L)을 입력받아 제1 연결기의 출력(TBL_C)을 이전에 발생된 부호어(CAT_C)와 연결시키는 제2 연결기(35); 상기 가산기(33)로부터 가변길이 부호어의 길이(TBL_L)를 입력받아 누산하여 라이트(WR)신호와 레지듀 데이타(ACC_L)를 출력하는 누산기(36); 및 상기 제1 연결기(34) 및 제2 연결기(35)로부터 연결된 부호어(CAT_C)를 입력받아 상기 누산기(36)의 레지듀 데이타(ACC_L) 만큼 내부 레지스터에 저장하는 분할기(37)로 구성되어 줄-길이 부호화된 데이타를 입력받아 가변길이 부호화된 비트열을 출력한다.

Description

가변길이 부호화기

제1도는 일반적인 MPEG2 부호화기를 도시한 블럭도.

제2도는 종래의 가변길이 부호화기를 도시한 블럭도.

제3도는 본 발명에 따른 가변길이 부호화기를 도시한 블럭도.

제4도는 제3도에 도시된 제1혹은 제2참조표부의 세부 블럭도.

제5도의 (a) 내지 (d)는 제4도에 도시된 참조표부의 동작 타이밍도.

제6도는 제3도에 도시된 제1 연결기의 세부 블럭도.

제7도는 제3도에 도시된 가산기의 세부 블럭도.

제8도의 (a)는 제3도에 도시된 제2연결기의 세부 블럭도.

(b)는 (a)에 도시된 배럴 시프터를 설명하기 위한 도면.

제9도는 제3도에 도시된 누산기의 세부 블럭도.

제10도의 (a)는 제3도에 도시된 분할기의 세부 블럭도.

(b)는 (a)에 도시된 배럴 시프터를 설명하기 위한 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 이산여현 변환부 2 : 양자화부

3 : 줄-길이 부호화부 4 : 가변길이 부호화부

5,31,32 : 참조표부 7,34,35 : 연결기

8,36 : 누산기 9,37 : 분할기

10 : 비디오 버퍼 41,43,44,52,72,82,92,102 : 레지스터

42 : 프로그래머블 로직 어레이(PLA)

51,71,101 : 배럴 시프터 33 : 가산기

본 발명은 MPEG와 같이 영상신호를 압축부호화하기 위한 부호화장치에 이용되는 가변길이 부호기(VLC : Variable Length Coder)에 관한 것으로, 특히 한번에 두개의 줄길이 부호화된 데이타를 처리하여 처리속도를 개선한 가변길이 부호화기에 관한 것이다.

일반적으로 널리 사용되는 동영상 부호화기는 움직임 처리를 통하여 시간적 중복성을 제거하고, 이산여헌 변환을 통하여 공간적인 중복성을 제거함과 아울러 허프만 테이블을 이용하여 가변길이 부호화하므로써 데이타 압축의 효과를 더욱 크게 하는데, 가변길이 부호화(VLC)란 엔트로피 부호화라고도 하며 입력심볼의 발생확률이 높을수록 길이가 작은 부호어를 할당하고, 발생확률이 낮을수록 길이가 긴 부호어를 할당하는 식으로, 길이가 가변적인 부호어를 사용하여 평균비트율을 낮출 수 있는 부호화기법이다.

이러한 가변길이 부호화기는 줄길이 부호화된 부호어를 입력받아 가변길이 부호표(즉, 허프만 테이블)를 참조하여 각 부호어에 해당되는 가변길이 부호어들을 비디오 완충기로 출력한다.

제1도는 일반적인 동영상 부호화기의 구성을 나타낸 블럭도로서, H.261, MPEG-1, MPEG-2등의 많은 표준화된 부호화기에서 사용되는 것이다.

제1도를 참조하면, 이산여현변환부(DCT)(1)에서는 픽셀간의 상관성을 제거하기 위하여 프레임간 차 영상을 예를 들면, 8×8 픽셀의 블럭으로 이산여현변환하여 이산여현변환 계수를 출력하고, 양자화기(Q)(2)에서는 이산여현변환부(1)에서 출력되는 프레임간 차 영상의 이산여현변환 계수를 소정의 양자화간격으로 양자화하여 출력한다. 양자화기(2)에서 지그재그 스캔되어 출력되는 DCT계수는 고주파 부분에 다수의 0이 포함되어 있으므로 줄-길이부호화기(3)에서 (런, 레벨)값으로 부화화되어 가변길이 부호화기(4)로 출력된다.

가변길이 부호화기(VCL)(4)에서는 런과 레벨로 입력되는 줄-길이 부호화된 데이타를 입력받아 허프만 테이블을 참조하여 가변길이의 부호어를 비디오 버퍼로 출력한다. 예컨데, 8비트로 표현되는 신호들중에서 빈도가 많은 데이타는 적은 비트로 표현하고, 빈도가 적은 데이타는 많은 비트로 표현함으로써 차영상을 표현하는 전체 비트수를 줄인다.

이러한 가변길이 부호기를 구현하기 위해서는 가변길이 부호화된 결과가 연이어 발생되는 부호어들이 서로 연결된 비트열의 형태가 되어야 함과 아울러, 이는 다시 일정한 길이, 즉 메모리의 한 어드레스에 저장될 수 있는 저장단위로 분할되어 버퍼 메모리에 저장되어야 하는데, 이와 같은 부호화를 수행하는 종래의 가변길이 부호화기는 본 발명자에 의해 특허출원 제 95-19183호(출원일 95.6.30)로 이미 출원된 바 있다.

제2도는 본 발명자에 의해 제안된 종래의 가변길이 부호기를 도시한 블럭도로서, 줄-길이 부호화된 데이타를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어(TBL_C)와 이 부호어의 길이(TBL_L)를 출력하는 참조표부(5); 상기 참조표부(5)로부터 가변길이의 부호어(TBL_C)와 부호어의 길이(TBL_L)를 입력받아 이전에 발생된 부호어와 연결시키는 부호어 연결기(7); 상기 가변길이 부호어의 길이(TBL_L)를 입력받아 누산하여 라이트(WRITE)신호와 레지듀 데이타(ACC_L)를 출력하는 누산기(8); 상기 연결기(7)로부터 연결된 부호어(CAT_C)를 입력받고 상기 참조표부(5)로부터 가변길이 부호어(TBL_C)를 각각 입력받아 상기 누산기(8)의 레지듀 데이타(ACC_L) 출력만큼 내부 레지스터에 저장하는 분할기(9)로 구성되어 비디오 버퍼(10)에 가변길이 부호화된 데이타를 출력한다.

그런데 상기와 같은 종래의 가변길이 부호화기는 줄길이 부호화된 데이타를 하나씩 순차적으로 처리하였기 때문에 고속처리가 요구되는 MPEG-2 MP@HL 정도의 수준을 제공하기 위해서는 고속의 주변소자가 요구되는 문제점이 있다.

즉, MPEG-2 MP@HL정도의 수준을 지원하기 위해서는 약 75MHz의 표본화 주파수를 사용해야 하므로, MPEG-2 부호화기의 동작 클럭은 100MHz정도가 되고, 이와 같은 고속의 신호처리에 맞는 주변 메모리 모듈은 매우 고가이거나 구입하기가 어렵다.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로, 클럭당 두배의 처리율을 갖도록 하여 동작속도를 반으로 줄일 수 있도록 된 가변길이 부호화기를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 가변길이 부호기는 한쌍의 줄-길이 부호화된 데이타를 입력받아 가변길이 부호화하는 가변길이 부호기에 있어서,

줄-길이 부호화된 데이타를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어와 이 부호어의 길이를 출력하는 제1 참조표부; 줄-길이 부호화된 다른 데이타를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어와 이 부호어의 길이를 출력하는 제2 참조표부; 상기 제1 참조표부의 부호어 길이와 상기 제2 참조표부의 부호어 길이를 가산하는 가산기; 상기 제1 참조표부의 부호어의 상기 제2 참조표의 부호어를 연결시키는 제1 연결기; 상기 제1 연결기의 출력과 상기 가산기의 출력을 입력받아 제1 연결기의 출력을 이전에 발생된 부호어와 연결시키는 제2 연결기; 상기 가산기로부터 가산된 가변길이 부호어의 길이를 입력받아 누산하여 라이트신호와 레지듀 데이타를 출력하는 누산기; 및 상기 제1 연결기 및 제2 연결기로부터 부호어를 입력받아 상기 누산기의 레지듀 데이타 출력만큼 내부 레지스터에 저장하는 분할기로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.

본 발명에 따른 가변길이 부호기는 제3도에 도시된 바와 같이, 줄-길이 부호화된 데이타(RL1)를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어(C1)와 이 부호어의 길이(L1)를 출력하는 제1 참조표부(31); 줄-길이 부호화된 다른 데이타(RL2)를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어(C2)와 이 부호어의 길이(L2)를 출력하는 제2 참조표부(32); 상기 제1 참조표부(31)의 부호어 길이(L1)와 상기 제2 참조표부(32)의 부호어 길이(L2)를 가산하는 가산기(33); 상기 제1 참조표부의 부호어(C1)와 상기 제2 참조표의 부호어(C2)를 연결시키는 제1 연결기(34); 상기 제1 연결기(34)의 출력(TBL_C)과 상기 가산기(33)의 출력(TBL_L)을 입력받아 제1 연결기의 출력(TBL_C)을 이전에 발생된 부호어(CAT_C)와 연결시키는 제2 연결기(35); 상기 가산기(33)로부터 가변길이 부호어의 길이(TBL_L)를 입력받아 누산하여 라이트(WR)신호와 레지듀 데이타(ACC_L)를 출력하는 누산기(36); 상기 제1 연결기(34) 및 제2 연결기(35)로부터 연결된 부호어(CAT_C)를 입력받아 상기 누산기(36)의 레지듀 데이타(ACC_L)만큼 내부 레지스터에 저장하는 분할기(37)로 구성되어 있다.

또한, 상기 제1 혹은 제2 참조표부(31,32)는 제4도에 도시된 바와 같이 줄-길이 부호화된 데이타를 입력받는 입력레지스터(41); 상기 입력레지스터(41)의 데이타가 입력되면 미리 약정된 소정의 가변길이 부호어(C1 혹은 C2)와 이 가변길이 부호어의 길이(L1 혹은 L2)를 발생하는 테이블부(42); 상기 테이블부(42)로부터 가변길이 부호어(C1 혹은 C2)를 입력받아 저장하는 제1 출력 레지스터(43); 상기 테이블부(12)로부터 가변길이 부호어의 길이(L1 혹은 L2)를 입력받아 저장하는 제2 출력 레지스터(44)로 구성된다. 여기서, 상기 테이블부(42)는 프로그래머블 로직 어레이(PLA)으로 구현된다.

이러한 참조표부(31,32)가 동작되는 타이밍은 제5도와 (a)에 도시된 바와 같은 클럭(CLK)에 따라 작동되어 제5도의 (b)의 도시된 바와 같은 인에이블신호(EN)에 의해 줄-길이 부호화된 데이타(RL)를 입력받는다. 이와 같은 인에이블(EN) 타이밍에 입력된 줄길이 부호화된 A,B,C 데이타는 테이블부(42)에 의해 해당 부호어와 부호어의 길이 데이타가 발생되어 제5도의 (d)와 같은 타이밍에 A*,B*,C* 데이타로 출력된다.

또한, 상기 제1 연결기(34)는 제6도에 도시된 바와 같이, 상기 제1 참조표부의 부호어(C1)와 제2 참조표부의 부호어(C2)를 제1 참조표부의 부호어의 길이(L1)만큼 시프트하여 부호어를 연결하는 배럴시프터(51)와, 상기 배럴시프터(51)의 출력을 저장하는 출력레지스터(52)로 구성되고, 상기 가산기(33)는 제7도에 도시된 바와 같이 제1 참조표부(31)의 부호어의 길이(L1)와 제2 참조표부(32)의 부호어의 길이(L2)를 가산하는 가산기(71)와, 상기 가산기(71)의 출력을 저장하는 레지스터(72)로 구성되어 있다. 즉, 상기 제1참조표부와 제2 참조표부의 최대 부호어의 길이가 8비트라면, 제1 참조표부가 출력하는 부호어(C1)는 xxxxx101과 같이 우측으로 정렬된 형태이고, 제2 참조표부가 출력하는 부호어(C2)는 1001xxxx와 같이 좌측으로 정렬된 형태이다. 따라서 C1의 길이 L1은 3₁₀이 되며 배럴 시프터(51)는 C1과 C2를 일렬로 배열한 상태에서 가운데(C)를 기준으로 왼쪽에서 L1비트만큼을 취하고, 오른쪽에서 나머지 16-L1비트만큼을 취하여 최대 16비트의 부호어 TBL_C를 만들어 출력한다.

그리고, 상기 제2 연결기(35)는 제8도의 (a)에 도시된 바와 같이 현재의 가변길이 부호어(TBL_C)를 입력받아 이전에 연결된 부호어에 가변길이 부호어의 길이만큼 시프트하여 부호어를 연결하는 배럴 시프터(81); 상기 배럴 시프터(81)의 출력을 저장하는 출력레지스터(82)로 구성되어 있다. 여기서, 배럴 시프터(81)의 동작은 제8도의 (b)에 도시된 바와 같이 부호어의 길이(L)에 따라 32비트의 데이타(즉, 16비트의 이전에 연결된 부호어와 16비트의 새로 입력된 부호어) 중 16비트를 선택하는 것으로, 중앙(C)을 중심으로 우측에서 현재 입력된 부호어(TBL_C)를 L비트만큼 취하고, 이전에 연결된 부호어(CAT_C)에서 중앙(C)을 중심으로 좌측으로 16-L비트 만큼을 선택하여 16비트를 취한다.

그리고, 상기 누산기(36)는 제9도에; 도시된 바와 같이 가산기(33)의 출력을 입력받아 이전 누산된 결과와 가산하는 가산기(91)와; 상기 가산기(91)의 출력 중 MSB를 라이트신호(WR)로 출력하고, 나머지 비트(즉, 레지듀)를 저장하기 위한 레지스터(92)로 구성된다. 이때 상기 레지스터(92)의 출력은 ACC_L이 된다.

또한, 상기 분할기(37)는 제10도의 (a)에 도시된 바와 같이 제1연결기(34)로부터 가변길이 부호어(TBL_C)를 입력받고, 제2 연결기(35)로부터 연결된 부호어(CAT_C)를 입력받아 누산기(36)의 레지듀 출력(ACC_L)만큼 시프트하는 배럴 시프트터(101)와, 상기 배럴 시프터(101)의 출력을 저장하는 출력레지스터(102)로 구성된다. 이때, 배럴 시프터(101)의 동작은 제10도의 (b)에 도시된 바와 같이 32비트의 입력 데이타(즉, 16비트의 이전에 연결된 부호어와 16비트의 새로운 부호어)중 16비트를 선택하도록 한 것으로, 좌측을 중심으로 L만큼 시프트된 값을 선택한다.

이어서, 상기와 같이 구성되는 본 발명의 작용 효과를 설명한다.

영상부호화기에 있어서 이산여현변환된 후 양자화기에서 양자화된 DCT 계수를, 지그재그 스캔하여 DCT계수의 시퀀스를 형성하고, 이 시퀀스에서 연속되는 0의 숫자를 런으로 하여 줄-길이 부호화하면, (런, 레벨)의 쌍이 발생된다.

가변길이 부호기는 이러한 (런, 레벨)의 쌍을 입력받아 발생확률에 따라 가변길이의 부호어를 발생한다. 즉, 런이 0이고 레벨이 1이면 11s부호어가 발생되고, 런이 7이고 레벨이 1이면 0001 00s가 발생된다. 이때 s는 레벨의 부호비트로서 0이면 +부호이고, 1이면 -부호이다.

본 발명에 따른 가변길이 부호기로 한쌍의 런과 레벨이 입력되어 부호화되는 것을 다음 표 1과 같이 제1 참조표부(31)와 제2 참조표부(32)의 출력이 제1 연결기(34)에 의해 연결되는 동작과, 다음 표 2와 같이 제1 연결기(34)의 출력을 제2 연결기(35)에 의해 이전에 부호화된 부호어와 연결시키는 동작으로 나누어 설명한다.

상기 표 1에 나타난 바와 같이, 제1 연결기(34)는 제1 참조표부(31)의 부호어(C1)와 제2 참조표부(32)의 부호어(C2)를 입력받아 16비트의 중앙에서 좌로 제1 참조표부의 부호어의 길이만큼(L1) 취한 후 나머지(16-L1)를 중앙의 우측에서 취하여 16비트의 부호어로 만든다. 이때 가산기(33)는 제1 참조표부의 부호어의 길이(L1)와 제2 참조표부의 부호어의 길이(L2)를 가산하여 TBL_L로써 출력한다.

상기 표 2에 나타난 바와 같이, 제1 연결기의 부호어(TBL_C)가 16진수로 A0xx, 1xxx, BBBB, 3xxx순으로 출력되면 제2 연결기(35)는 HxxA0, HxA01, HBBBB, HBBB3순으로 연결된 부호어(CAT_C)를 출력하고, 누산기(36)의 레지듀 출력(ACC_L)을 입력받아 분할기(37)가 분할하여 HA0xx, HA01x, HA01B, HBBBB순으로 출력한다. 이때 누산기(36)의 합이 16을 넘으면 라이트 인에이블(WR_EN)이 1이 된다.

이상에서 살펴본 바와 같이 본 발명에 따라 한번에 2개의 줄길이부호화된 부호어를 처리하여 동시에 가변길이 부호화하므로써 처리속도를 배로 향상시킬 수 있고, 동작속도를 반으로 줄일 수 있으며 VLSI칩으로 구현하는 것을 용이하게 한다.

Claims (6)

1. 줄-길이 부호화된 데이타를 입력받아 가변길이 부호화된 비트열을 비디오 버퍼로 출력하는 가변길이 부호기에 있어서, 줄-길이 부호화된 데이타를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어와 이 부호어의 길이를 출력하는 제1 참조표부(31); 줄-길이 부호화된 다른 데이타를 입력받아 미리 내장된 허프만 테이블을 참조하여 가변길이의 부호어와 이 부호어의 길이를 출력하는 제2 참조표부(32); 상기 제1 참조표부(31)의 부호어 길이와 상기 제2 참조표부(32)의 부호어 길이를 가산하는 가산기(33); 상기 제1 참조표부의 부호어와 상기 제2 참조표의 부호어를 연결시키는 제1 연결기(34); 상기 제 1연결기(34)의 출력과 상기 가산기(33)의 출력을 입력받아 제1 연결기의 출력을 이전에 발생된 부호어와 연결시키는 제2연결기(35); 상기 가산기(33)로부터 가변길이 부호어의 길이를 입력받아 누산하여 라이트신호와 레지듀 데이타를 출력하는 누산기(36); 및 상기 제1 연결기(34) 및 제2 연결기(35)로부터 연결된 부호어를 입력받아 상기 누산기(36)의 레지듀 데이타만큼 내부 레지스터에 저장하는 분할기(37)로 구성되는 가변길이 부호기.
2. 제1항에 있어서, 상기 참조표부(31,32)는 줄-길이 부호화된 데이타를 입력받는 입력레지스터(41); 상기 입력레지스터(41)의 데이타가 입력되면 미리 약정된 소정의 가변길이 부호어와 이 가변길이 부호어의 길이를 발생하는 테이블부(42); 상기 테이블부(42)로부터 가변길이 부호어를 입력받아 저장하는 제1 출력 레지스터(43); 상기 테이블부(12)로부터 가변길이 부호어의 길이를 입력받아 저장하는 제2출력 레지스터(44)로 구성되는 것을 특징으로 하는 가변길이 부호기.
3. 제1항에 있어서, 상기 제1 연결기(34)는 상기 제1 참조표부의 부호어와 제2 참조표부의 부호어를 제1 참조표부의 부호어의 길이만큼 시프트하여 부호어를 연결하는 배럴시프터(51)와, 상기 배럴시프터(51)의 출력을 저장하는 출력레지스터(52)로 구성되는 것을 특징으로 하는 가변길이 부호기.
4. 제1항에 있어서, 상기 제2 연결기(35)는 현재의 가변길이 부호어를 입력받아 이전에 연결된 부호어에 가변길이 부호어의 길이만큼 시프트하여 부호어를 연결하는 배럴 시프터(81); 상기 배럴 시프터(81)의 출력을 저장하는 출력레지스터(82)로 구성되는 것을 특징으로 하는 가변길이 부호기.
5. 제1항에 있어서, 상기 누산기(36)는 상기 가산기(33)의 출력을 입력받아 이전 누산된 결과와 가산하는 가산기(91)와; 상기 가산기(91)의 출력 중 MSB를 라이트신호로 출력하고, 나머지 비트를 저장하기 위한 레지스터(92)로 구성되는 것을 특징으로 하는 가변길이 부호기.
6. 제1항에 있어서, 상기 분할기(37)는 제1 연결기(34)로부터 가변길이 부호어를 입력받고, 제2 연결기(35)로부터 연결된 부호어를 입력받아 누산기(36)의 레지듀 출력만큼 시프트하는 배럴 시프트터(101)와, 상기 배럴 시프터(101)의 출력을 저장하는 출력레지스터(102)로 구성되는 것을 특징으로 하는 가변길이 부호기.