JPS6292614A - パルス間隔検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 パルス間隔検出回路において、アップダウンカウンタを
最大カウント値Ｎから（Ｎ−α）までカウントダウンさ
せ、次に（Ｎ−（β−α）〕からカウントアンプさせて
カウント終了までに、このカウンタからキャリー信号が
送出されなければ、パルス間隔は許容範囲（β−α）内
にあると判定する様にしたので、回路規模が小さくなる
。

〔産業上の利用分野〕

本発明は、例えば波形の立上り点に対応するパルスの間
隔が許容範囲内にあるか否かを検出するパルス間隔検出
回路の改良に関するものである。

例えば、ビデオテープから再生された映像波形をディジ
タル信号に変換する際、ビデオテープの使用回数によっ
てはテープが伸びて映像波形が歪むので、これを検出し
て歪を補償してから変換する場合がある。

そこで、パルス間隔検出回路を用いて映像信号の立上り
点と次の立上り点に対応するパルス間隔を測り、この値
が所定の範囲内にあれば補正の必要なしと判断する場合
があるが、この回路のコストダウンが要望されている。

〔従来の技術〕

第４図は従来例のブロック図、第５図は第４図のタイム
チャートを示す。

そこで、第５図を参照して第４図の動作を説明する。

先ず、立上り点を示すパルス（以下制御信号と云う）と
次の制御信号との間隔が許容範囲内にあるか否かを検出
する為、制御信号とクロックがカウンタ１に加えられる
と（第５図−■、■参照）、カウンタは例えば、０より
カウントを開始し、そのカウント値Ｃ（以下Ｃと省略す
る）が比較回路２．３に加えられる（第５図−〇参照）
。ここには、許容範囲の下限値α（以下αと省略する）
と許容範囲の上限値β（以下βと省略する）とが加えら
れているので、Ｃがα及びβを越えたか否かを常時比較
している。

例えば、α〉Ｃの時はカウント値が許容範囲の下限値ま
で到達しないので許容範囲外にあることを示す１が、α
くＣの時は許容範囲内に入ったことを示すＯが比較回路
２から出力される（第５図−■参照）。

又、β〉Ｃの時に次の制御信号がカウンタ１に加えられ
るとＣは０に戻るが、比較回路３の出力はβを越えない
ので０が継続して出力される（°第５図−■参照）。そ
こで、２つの比較回路２，３よりの出力０がオア回路４
及びフリップフロップ（以下ＦＦと省略する）５を通っ
て第５図−■、■に示す様にＯが出力され、制御信号の
間隔は許容範囲（β−α）内にある事を示す。

しかし、第５図−〇°に示す様にβくＣになると、比較
回路３の出力が１になる。その後、次の制御信号がカウ
ンタ１とＦＦ５に加えられると、オア回路４より１がＦ
Ｆ５を介して出力されるので、制御信号の間隔が許容範
囲を越えたことを示すと共に、カウンタ１がＯに□なる
ので比較回路２．３の出力は元に戻り、カウントを再び
開始する。

〔発明が解決しようとする問題点〕

上記で説明した様に、カウンタは少なくともβまで計測
可能でなければならないので、βが非常に大きいときは
カウンタ及び比較回路の規模が大きくなり、コストアッ
プになると云う問題点がある。

〔問題点を解決する為の手段〕

上記の問題点は、クロックをカウントするアップダウン
カウンタ（６）と、該アップダウンカウンタの最大カウ
ント値又は最小カウント値から（β−α）だけ下あるい
は上の第１の設定された値を該アップダウンカウンタに
ロードさせるロード信号を発生するロード信号発生器（
８）と、該アップダウンカウンタのカウント値と該アッ
プダウンカウンタの最大カウント値又は最小カウント値
からαだけ下あるいは上の第２の設定された値とを比較
する比較器（１０）と、該アップダウンカウンタの動作
を初めはダウンカウント又はアップカウントし、カウン
ト値が該第２の設定された値に達した時にカウント方向
を逆転させる制御するアンプダウン制御器（９）と、該
アップダウンカウンタよりのキャリー信号又はボロー信
号、及び該比較器の出力状態より該アップダウンカウン
タのカウント動作を停止させるイネイブル制御器（７）
及びパルス間隔が許容範囲内（α以上、β以下）に入っ
ているか否かを判定して出力する出力発生回路（１１）
とから構成された本発明のパルス間隔検出回路により解
決される。

〔作用〕

本発明は、アップダウンカウンタ（以下Ｕ／Ｄカウンタ
と省略する）のロード機能と、Ｎをカウントした時にこ
のカウンタより送出されるキャリー信号を利用して比較
器の機能を取り入れる様にし号がパルス間隔検出回路に
入力すると、Ｕ／Ｄカウンタは最大カウント値Ｎに初期
設定され、カウントダウン動作を開始し、カウント値が
比較器１０に加えられる。比較器はこのカウント値と設
定されたＮ−αとを比較し、カウント値がＮ−αになる
と例えば０を送出するので、この信号でＵ／Ｄカウンタ
はカウントアツプ動作に切替わると共に、Ｎ−（β−α
）がロードされるので、ロードされた値よりカウントア
ツプする。

そして、Ｎになる前に次の制御信号が入力するとパルス
間隔が許容範囲内にあることを示す０が、Ｎになってキ
ャリー信号が送出された後に制御信号が入力すると許容
範囲外にあることを示す１がそれぞれ出力発生回路１１
から出力される様にした。

そこで、比較器が１つ不要となるので回路規模が減少し
、コストダウンになる。

〔実施例〕　　− 第１図は本発明の実施例のブロック図、第２図は第１図
のタイムチャートを示す。そこで、第２図を参照しなが
ら第１図の動作を説明する。

第１図において、入力した制御信号によりＵ／Ｄカウン
タ６は最大カウント値よりカウントダウンする様に初期
設定される。そして、クロックが入力する度にＮよりカ
ウントダウンし、このカウント値は比較器１０で設定値
Ｎ−αと比較され、同じ値になった時に比較器からＯが
出力される（第２図−■〜■参照）。

この出力はロード信号発生器８とＵ／Ｄ制御器９に加え
られるが、前者よりのロード信号で予め設定された〔Ｎ
−（β−α）〕がＵ／Ｄカウンタ６にロードされると共
に、後者からの出力で第２図−■、■に示す様にカウン
トアツプ動作に切替わり、この値よりカウントアツプが
開始される。

そして、カウント値がＮに達する前に次の制御信号が入
力すると、その時点で出力発生回路１１には制御信号の
間隔がαを越えた事を示す比較器１０からのＯと、許容
範囲（β−α）内にある事を示すキャリー信号なしのＯ
が加えられたので、パルス間隔は許容範囲内にあると判
定して０を送出する（第２図−■、■参照）。

しかし、Ｕ／Ｄカウンタ６がＮまでカウントアンプする
と、ここから送出されたキャリー信号が加えられたイネ
イブル制御器７からの出力でＵ／Ｄカウンタ６はカウン
ト動作を停止しＮの値が保持される（第２図−■゛参照
。そこで、次の制御信号が入力した時点で出力発生回路
１１には、比較器１０からのＯと、キャリー信号ありの
１と加えられているので許容範囲外を示す１を出力する
と共に、Ｕ／Ｄカウンタ６が初期状態に設定されるので
比較器１０．　Ｕ／Ｄ制御器９．ロード信号発生器８．
イネイブル制御器７は元の状態に戻る。

尚、Ｕ／Ｄカウンタのカウント値がＮ−αまでカウント
ダウンしない内に次の制御信号が入力した場合、出力発
生回路１１の出力はｌとなり許容範囲外を示す。

以上説明した様に、比較器が不要となるので回路規模が
小さくなる。

又、上記例とは逆にＯからαまでアップカウントした後
、（β−α）からダウンカウントして比較器出力とボロ
ー信号の有無により判定してもよい。

〔発明の効果〕

上記で詳細に説明した様に、比較器を削除したので回路
規模が減少するのでコストダウンになると云う効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のタイムチャート、 第３図は本発明の動作原理図、 第４図は従来例のブロック図、 第５図は第４図のタイムチャートを示す。 図において、 ６はＵ／Ｄカウンタ、 ７はイネイブル制御器、 ８はロード信号発生器、 ９はυ／Ｄ制御器、 １０は比較器、 １１は出力発生回路を示す。 ４ブし朗の莢−Ｍ’ｌのブロッフ区 茶　１　圀 ■ 茅ｊ口めタイムチャート 茅　２１！１ 精ν月の＠４千力？理ｑ 榮　３　ロ イ道米４戸」のフ゛ロッ２図 ′ｆ−４０

Claims (1)

1. 【特許請求の範囲】 クロックをカウントするアップダウンカウンタ（６）と
   、該アップダウンカウンタの最大カウント値又は最小カ
   ウント値から（β−α）だけ下あるいは上の第１の設定
   された値を該アップダウンカウンタにロードさせるロー
   ド信号を発生するロード信号発生器（８）と、 該アップダウンカウンタのカウント値と該アップダウン
   カウンタの最大カウント値又は最小カウント値からαだ
   け下あるいは上の第２の設定された値とを比較する比較
   器（１０）と、 該アップダウンカウンタの動作を初めはダウンカウント
   又はアップカウントし、カウント値が該第２の設定され
   た値に達した時にカウント方向を逆転させる制御するア
   ップダウン制御器（９）と、該アップダウンカウンタよ
   りのキャリー信号又はボロー信号、及び該比較器の出力
   状態より該アップダウンカウンタのカウント動作を停止
   させるイネイブル制御器（７）及びパルス間隔が許容範
   囲内（α以上、β以下）に入っているか否かを判定して
   出力する出力発生回路（１１）とから構成されたことを
   特徴とするパルス間隔検出回路。