JPS6292612A - パルス間隔検出回路 - Google Patents

パルス間隔検出回路

Info

Publication number
JPS6292612A
JPS6292612A JP23243185A JP23243185A JPS6292612A JP S6292612 A JPS6292612 A JP S6292612A JP 23243185 A JP23243185 A JP 23243185A JP 23243185 A JP23243185 A JP 23243185A JP S6292612 A JPS6292612 A JP S6292612A
Authority
JP
Japan
Prior art keywords
counter
circuit
output
signal
alpha
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23243185A
Other languages
English (en)
Inventor
Shoji Kitagawa
北川 昌二
Kenji Nishikubo
賢二 西久保
Jotaro Koshikawa
越川 丈太郎
Kazuaki Saito
斎藤 和昭
Noboru Katsui
昇 勝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23243185A priority Critical patent/JPS6292612A/ja
Publication of JPS6292612A publication Critical patent/JPS6292612A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 パルス間隔検出回路において、アップカウンタ又はダウ
ンカウンタがα又は(N−α)までカウントした時、〔
N−(β−α)〕又は(β−α)をロードし、アップカ
ウンタ又はダウンカウンタがこのロード値よりカウント
してキャリー信号又はボロー信号が送出される前にカウ
ント動作が終了すれば、パルス間隔は許容範囲内(α以
上、β以下)にあると判断する様にしたので回路規模が
〔産業上の利用分野〕 本発明は、例えば波形の立上り点に対応するパルスの間
隔が許容範囲内にあるか否かを検出するパルス間隔検出
回路の改良に関するものである。
例えば、ビデオテープから再生された映像波形をディジ
タル信号に変換する際、ビデオテープの使用回数によっ
てはテープが伸びて映像波形が歪むので、これを検出し
て歪を補償してから変換する場合がある。そこで、パル
ス間隔検出回路を用いて映像信号の立上り点と次の立上
り点に対応するパルス間隔を計測してこの値が所定の範
囲内にあれば補償の必要なしと判断する場合があるが、
この回路のコストダウンが要望されている。
〔従来の技術〕
第4図は従来例のブロック図、第5図は第4図のタイム
チャートを示す。
そこで、第5図を参照して第4図の動作を説明する。
先ず、第5図−〇、■に示す様に映像信号の立上り点を
示すパルス(以下制御信号と云う)とクロックがカウン
タ1に加えられると、カウンタは初期状態(例えば0)
になり、0よりカウントを開始し、そのカウント値C(
以下Cと省略する)が比較回路2,3に加えられる(第
5図−■参照)。ここには、許容範囲の下限値α(以下
αと省略する)と上限値β(以下βと省略する)とが加
えられているので、Cがα又はβを越えたか否かを常時
比較している。
例えば、α≧Cの時はカウント値が許容範囲の下限値ま
で到達しないので許容範囲外にあることを示す1が、α
くCの時は許容範囲内に入ったことを示す0が比較回路
2から出力される(第5図−■参照)。
又、β〉Cの時に次の制御信号がカウンタ1に加えられ
るとCは0に戻るが、比較回路3の出力はβを越えない
ので0が継続して出力される(第5図−■参照)。そこ
で、2つの比較回路2.3よりの出力0がオア回路4及
びフリップフロップ(以下FFと省略する)5を通って
第5図−〇、■に示す様にOが出力され、制御信号の間
隔は許容範囲(β−α)内にある事を示す。
しかし、第5図−■′に示す様にβ〈Cになると、比較
回路3の出力が1になる。その後、次の制御信号がカウ
ンタ1とFF5に加えられると、オア回路4より1がF
F5を介して出力されるので、制御信号の間隔が許容範
囲を越えたことを示すと共に、カウンタ1がOになるの
で比較回路2,3の出力は元に戻り、カウントを再び開
始する。
〔発明が解決しようとする問題点〕
上記で説明した様に、カウンタは少なくともβまで計測
可能でなければならないので、βが非常に大きいときは
カウンタ及び比較回路の回路規模が大きくなり、コスト
アップになると云う問題点がある。
〔問題点を解決する為の手段〕
上記の問題点は、クロックを計測する最大カウント値N
のアップカウンタ又はダウンカウンタ6と、該アップカ
ウンタ又はダウンカウンタのカウント値とα又は(N−
α)(N>α)とを比較する比較回路8と、該比較回路
の出力によりロード信号を発生して該アップカウンタ又
はダウンカウンタに加え、〔N−(β−α)〕又は(β
−α)をロードさせるロード信号発生回路9と、該アッ
プカウンタ又はダウンカウンタからのキャリー信号又は
ボロー信号と該比較回路の出力とからクロック計測値が
許容範囲内(α以上、β以下)にあるか否かを出力する
出力発生回路10と、該キャリー信号又はボロー信号と
該比較回路の出力とから該アップカウンタ又はダウンカ
ウンタの動作を停止させる制御信号を発生して、該アッ
プカウンタ又はダウンカウンタに加えるカウンタ制御回
路7とから構成された本発明のパルス間隔検出回路によ
り解決される。
〔作用〕
本発明は第3図の動作原理図に示す様に、アップカウン
タ又はダウンカウンタ6のカウント値Cが許容範囲の下
限値α又は(N−α)になった時に、比較回路8からの
出力を利用してN−(β−α)又は(β−α)をアップ
カウンタ又はダウンカウンタ6にロードし、この値から
カウントを開始してカウント値がN又は0になる前に次
の制御信号が入力してカウント動作が終了したか否かを
出力発生回路10で検出する様にした。
即ち、Cがα又はN−αになったと云うことは許容範囲
の下限に来たと云うことを示す。又、N−(β−α)か
らカウントアンプ動作をしてNになってキャリー信号が
、又は(β−α)からカウントダウン動作をして0にな
ってボロー信号がカウンタから送出されたと云うことは
、許容範囲を越えたと云うことを示す。
そこで、αを越えてキャリー信号又はボロー信号が出力
発生回路10に加えられなければ、パルス間隔は許容範
囲内にあることを示す0が、それ以外の時は1がこの回
路から出力する様にした。そこで、比較回路が減少しコ
ストダウンになる。
〔実施例〕
第1図は本発明の実施例のブロック図、第2図は第1図
のタイムチャートを示すが、第2図(a)を参照しなが
らカウントアツプ動作の場合について説明する。
第1図において、入力した制御信号の立上りでアップカ
ウンタ6のカウント値をOにした後(第2(a)図−■
参照)、入力したクロックをカウントした値Cと設定さ
れたαとを比較回路8で比較し、C>αの時に許容範囲
に入ったことを示す0が比較回路8よりカウンタ制御回
路7.ロード信号発生回路9及び出力発生回路10に加
えられる(第2図(a)−〇〜■参照)。
そこで、ロード信号発生回路fよりのロード信号がアッ
プカウンタ6に加えられるので、設定されたN−(β−
α)がこのカウンタにロードされ、カウント値はαから
N−(β−α)に飛び、この直からカウントアツプされ
る(第2図(a)−〇、■参照)。
そして、C<Nの時に次の制御信号が入力すると、その
時点では、出力発生回路lOにはアップカウンタ8より
キャリー信号が送出されないことを示す0と、比較回路
8より0が加えられているので、これが外部に送出され
てパルス間隔が許容箱一方、第2図(a)−■°に示す
様に、次の制御信号が入力する前にC=Nになると、比
較回路8よりの出力Oと、キャリー信号送出を示す1が
カウンタ制御回路7に加えられるので、カウント値はN
に保持され、キャリー信号が送出される(第2図(al
−■“参照)。
尚、保持するのは、Nになってそのままにしておくと、
再びOになりカウントを始めるので、こンタに加えられ
ると、前者よりパルス間隔が許容範囲を越えたことを示
すlが出力されるが(第2図−■“参照)、後者によっ
てカウント値Cが0になるので、キャリー信号と比較回
路8も元に戻り、再びクロックをカウントする。
第2図(blはカウントダウン動作の場合のタイムチャ
ートを示す。
図に示す様に、ロードされる値及びカウントダウン動作
をする以外は第2図(alに示す機能と同じであるが(
第2図伽)−■〜■参照)、パルス間隔即ち、比較回路
が一つ削減されると共に、第3図に示す様に、パルス間
隔が許容範囲内に入るか否かを検出し、βの絶対値は検
出しない為にロードによって飛ぶ値を0にすればβまで
カウントできるカウンタですむ。
〔発明の効果〕
上記で説明した様に、比較回路が1個ですむので回路規
模が小さくなると云う効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
のタイムチャート、 第3図は本発明の動作原理図、 第4図は従来例のブロック図、 第5図は第4図のタイムチャートを示す。 図において、 6はアンプカウンタ又はダウンカウンタ、7はカウンタ
制御回路、 8は比較回路、 9はロード信号発生回路、 10は出力発生回路を示す。 虐発朗の@様屑J甲図 乎 3 図 ○o  ooee■ 従来4列のアロラフ詔 夢4 圀 ■ ■  □ ′W−40のタヂムケイーF 筆 5 圀

Claims (1)

  1. 【特許請求の範囲】 クロックを計測する最大カウント値Nのアップカウンタ
    又はダウンカウンタ(6)と、 該アップカウンタ又はダウンカウンタのカウント値とα
    又は(N−α)(N>α)とを比較する比較回路(8)
    と、 該比較回路の出力によりロード信号を発生して該アップ
    カウンタ又はダウンカウンタに加え、〔N−(β−α)
    〕又は(β−α)をロードさせるロード信号発生回路(
    9)と、 該アップカウンタ又はダウンカウンタからのキャリー信
    号又はボロー信号と該比較回路の出力とからクロック計
    測値が許容範囲内(α以上、β以下)にあるか否かを出
    力する出力発生回路(10)と、該キャリー信号又はボ
    ロー信号と該比較回路の出力とから該アップカウンタ又
    はダウンカウンタの動作を停止させる制御信号を発生し
    て、該アップカウンタ又はダウンカウンタに加えるカウ
    ンタ制御回路(7)とから構成された事を特徴とするパ
    ルス間隔検出回路。
JP23243185A 1985-10-18 1985-10-18 パルス間隔検出回路 Pending JPS6292612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23243185A JPS6292612A (ja) 1985-10-18 1985-10-18 パルス間隔検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23243185A JPS6292612A (ja) 1985-10-18 1985-10-18 パルス間隔検出回路

Publications (1)

Publication Number Publication Date
JPS6292612A true JPS6292612A (ja) 1987-04-28

Family

ID=16939156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23243185A Pending JPS6292612A (ja) 1985-10-18 1985-10-18 パルス間隔検出回路

Country Status (1)

Country Link
JP (1) JPS6292612A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0395210A2 (en) * 1989-04-27 1990-10-31 Advanced Micro Devices, Inc. Threshold detection circuits for digital storage buffers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0395210A2 (en) * 1989-04-27 1990-10-31 Advanced Micro Devices, Inc. Threshold detection circuits for digital storage buffers

Similar Documents

Publication Publication Date Title
JPS6292612A (ja) パルス間隔検出回路
JPS592431A (ja) アナログ・デイジタル変換器
JPS6292614A (ja) パルス間隔検出回路
JPS6292613A (ja) パルス間隔検出回路
JPS60241375A (ja) テレビジヨン信号系のクランプ回路
JPS623734Y2 (ja)
JPS605378Y2 (ja) リセット装置
JPS62116013A (ja) パルス間隔検出回路
CA1204840A (en) Contactless keyboard
JPS6244815A (ja) 定電圧電源装置
RU1780053C (ru) Устройство дл неразрушающего контрол прочности изол ции электрических цепей
JPH0121436Y2 (ja)
SU1086545A1 (ru) Устройство дл фазового управлени тиристорным преобразователем
JPH073351Y2 (ja) セトリング検出器
JPS6047347U (ja) A/d変換器用自動測定装置
JPH0224575A (ja) パルス幅計測回路
SU1183910A1 (ru) Цифровой пиковый детектор
JPS6317018Y2 (ja)
JP2768534B2 (ja) 荷重計測装置
JPH04307818A (ja) ドリフト補償回路
JPS59188334A (ja) 周波数変化率検出継電器
JPS61198469A (ja) 音響信号のミユ−テイング制御方式
JPS5618730A (en) Electronic balance
JPH01269067A (ja) エンベロープ測定器
JPH0236682A (ja) 光電変換装置の蓄積時間制御及び蓄積信号処理装置