JPS6289358A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6289358A JPS6289358A JP23035785A JP23035785A JPS6289358A JP S6289358 A JPS6289358 A JP S6289358A JP 23035785 A JP23035785 A JP 23035785A JP 23035785 A JP23035785 A JP 23035785A JP S6289358 A JPS6289358 A JP S6289358A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal layer
- semiconductor device
- flange
- inclination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
従来、電力用の半導体装置は、電流容聞を確保するため
に第３図に示す如く、ＭＯ等からなる補強板１上に厚さ
２５μｍ程度のアルミニウム層２を介して所定の素子を
形成した半導体基板３を装着している。アルミニウム層
２は、補強板１と半導体基板３とを均一な接着力で一体
化させるためである。半導体基板３の補強板１に対向す
る而には、表面電極４が形成され、半導体基板３の周面
には保護膜５が被着されている。
に第３図に示す如く、ＭＯ等からなる補強板１上に厚さ
２５μｍ程度のアルミニウム層２を介して所定の素子を
形成した半導体基板３を装着している。アルミニウム層
２は、補強板１と半導体基板３とを均一な接着力で一体
化させるためである。半導体基板３の補強板１に対向す
る而には、表面電極４が形成され、半導体基板３の周面
には保護膜５が被着されている。
このような＃ｉＩ造の半導体装ｌ１１１１ｉは次のよう
にして製造されている。先ず、第４図（△）に示す如く
、Ｍｏ等からなる補強板１上にアルミニウムＷＩ２を介
して半導体基板３を載冒し、約７００℃の温度下で２０
分間熱処理を施して両者を一体化する。次いで、半導体
基板３の主面に表面ｉ！極４を形成した後、３μｍ以下
の細かなアルミナ粉末を高圧状態でノズル６から半導体
基板３０周側面部分に吹付け、所謂表面加工によって同
図（Ｂ）に示す如く、ベベル面７を形成する。然る後、
同図（Ｃ）に示す如く、へベル而７の部分を覆う保護膜
５を被着して半導体ＨｍＩｚｔ傳る。
にして製造されている。先ず、第４図（△）に示す如く
、Ｍｏ等からなる補強板１上にアルミニウムＷＩ２を介
して半導体基板３を載冒し、約７００℃の温度下で２０
分間熱処理を施して両者を一体化する。次いで、半導体
基板３の主面に表面ｉ！極４を形成した後、３μｍ以下
の細かなアルミナ粉末を高圧状態でノズル６から半導体
基板３０周側面部分に吹付け、所謂表面加工によって同
図（Ｂ）に示す如く、ベベル面７を形成する。然る後、
同図（Ｃ）に示す如く、へベル而７の部分を覆う保護膜
５を被着して半導体ＨｍＩｚｔ傳る。
（背景技術の問題点〕
しかしながら、従来の半導体装置上広では、ベベル面７
の端部がアルミニウム！ｌ１２に達するまで一つの傾斜
した平面で形成されているため、表面加工の際に第４図
（Ｂ）に示す如く、アルミニウムｌ！１２も加工される
が、アルミニウム層２は完全に除去されずその一部分１
１が補強板１Ｆに残った状態になっている。更に表面加
工の後にベベル面７上の破砕層を除去するためにフッ酸
と硝酸系の混酸で行なうエツチングの際にも、アルミニ
ウム層２、半導体基板３、補強板１のエツチング速度が
夫々異なるため、依然アルミニウム層２の一部分１１は
残存している。この状態で保護膜６を被着することにな
る。しかし、電力用の半導体装置１Ｗは通常３００〜４
５００Ｖ程度の高電圧で使用するため、保護膜６中に第
３図に示すようにアルミニウム層２の一部分１１が残存
していると、この部分ぐ絶縁破壊が起きる。子の結果、
高耐圧で高品質の半導体装置を高歩留でｉけることがで
きない問題があった。
の端部がアルミニウム！ｌ１２に達するまで一つの傾斜
した平面で形成されているため、表面加工の際に第４図
（Ｂ）に示す如く、アルミニウムｌ！１２も加工される
が、アルミニウム層２は完全に除去されずその一部分１
１が補強板１Ｆに残った状態になっている。更に表面加
工の後にベベル面７上の破砕層を除去するためにフッ酸
と硝酸系の混酸で行なうエツチングの際にも、アルミニ
ウム層２、半導体基板３、補強板１のエツチング速度が
夫々異なるため、依然アルミニウム層２の一部分１１は
残存している。この状態で保護膜６を被着することにな
る。しかし、電力用の半導体装置１Ｗは通常３００〜４
５００Ｖ程度の高電圧で使用するため、保護膜６中に第
３図に示すようにアルミニウム層２の一部分１１が残存
していると、この部分ぐ絶縁破壊が起きる。子の結果、
高耐圧で高品質の半導体装置を高歩留でｉけることがで
きない問題があった。
本発明は、１ｌｉ４斤、品質、及び歩留の向トを図った
半導体装置を提供することをその目的とするものである
。
半導体装置を提供することをその目的とするものである
。
（発明の１Ｉｌｔ凹〕
本発明は、半導体基板の金属層と接触りる裾部に末広が
りに延出しＩご鍔部を設ｉｔ ／ここと（、二より、耐
圧、品質、及び歩留の向１−を図った半導体１４阿であ
る。
りに延出しＩご鍔部を設ｉｔ ／ここと（、二より、耐
圧、品質、及び歩留の向１−を図った半導体１４阿であ
る。
以下、本発明の実施例について図面を参照して説明する
。第１図は、本弁明の一実施例の要部を示す説明図であ
る。図中２０は、ＭＯ等からなる補強板である。補強板
２０トには厚さ２ ！＞ ／／ ｍ程度のアルミニウム
層等からなる金属層２１が形成されている。金属層２１
上には、これと接触づる裾部に末広がりに延出した鍔部
２２を有する半導体基板２３が装着されている。半導体
基板２３には、所定の素子が形成されている。鍔部２２
０表面は、半導体基板２３０周而１形成されたベベル面
２４に連接している。半導体基板２３の主面上には、表
面電極２５が形成されている。ベベル面２４及び鍔部２
２の表面はシリコーン等からなる保護膜２６で覆われて
いる。
。第１図は、本弁明の一実施例の要部を示す説明図であ
る。図中２０は、ＭＯ等からなる補強板である。補強板
２０トには厚さ２ ！＞ ／／ ｍ程度のアルミニウム
層等からなる金属層２１が形成されている。金属層２１
上には、これと接触づる裾部に末広がりに延出した鍔部
２２を有する半導体基板２３が装着されている。半導体
基板２３には、所定の素子が形成されている。鍔部２２
０表面は、半導体基板２３０周而１形成されたベベル面
２４に連接している。半導体基板２３の主面上には、表
面電極２５が形成されている。ベベル面２４及び鍔部２
２の表面はシリコーン等からなる保護膜２６で覆われて
いる。
ここで、鍔部２２の内圧（１゛）は、金属層２１に接す
る拡散層２７に悪影響を！ｊ／１．ないように、拡散層
２７の拡散深さくＸＪｐ）に対してＸ ｊ ｐ−２０μ
ｍ≧１．を満足するように設定されている。更に、鍔部
２２の肉汁（１）は、製造■程中のエツチング処理にて
消滅しないように１≧１１０１ｚの条ｆ１も満足くする
ように設定されＣいる。
る拡散層２７に悪影響を！ｊ／１．ないように、拡散層
２７の拡散深さくＸＪｐ）に対してＸ ｊ ｐ−２０μ
ｍ≧１．を満足するように設定されている。更に、鍔部
２２の肉汁（１）は、製造■程中のエツチング処理にて
消滅しないように１≧１１０１ｚの条ｆ１も満足くする
ように設定されＣいる。
また、このようイ１半導体装膣１伍の製造は次のように
し−Ｃ行われる。まず、第２図（Ａ）に示すごとく、Ｍ
Ｏ等からなる補強板２０上にアルミニウム等からなる金
属＠２１を介して半導体基板２３を載置し、約７００℃
の温度下で２０分間熱明理を施し、両者を一体化する。
し−Ｃ行われる。まず、第２図（Ａ）に示すごとく、Ｍ
Ｏ等からなる補強板２０上にアルミニウム等からなる金
属＠２１を介して半導体基板２３を載置し、約７００℃
の温度下で２０分間熱明理を施し、両者を一体化する。
次いで、半導体基板２３の主面に表面電極２５を形成し
た後、半導体基板２３の周側面部分に弱冠の傾斜角（θ
）をもっだせて回転砥石２８を接触させる。これにより
同図（Ｂ）に示す如く、傾き角（α）が６０度のベベル
面２４を形成する。このように回転砥？：ｉ２Ｂと半導
体基板２３０間で若干の傾斜角（θ）を設けることによ
り、金属層２１と接触する半導５一 体基板２３の裾部に鍔部２２を形成することができる。
た後、半導体基板２３の周側面部分に弱冠の傾斜角（θ
）をもっだせて回転砥石２８を接触させる。これにより
同図（Ｂ）に示す如く、傾き角（α）が６０度のベベル
面２４を形成する。このように回転砥？：ｉ２Ｂと半導
体基板２３０間で若干の傾斜角（θ）を設けることによ
り、金属層２１と接触する半導５一 体基板２３の裾部に鍔部２２を形成することができる。
然る後、鍔部２２技びベベル面２４十に保護膜２６を被
着して半導体Ｈｔｌｆ 、ＬＯ得る。
着して半導体Ｈｔｌｆ 、ＬＯ得る。
このように構成された半導体装置１止によれば、保護膜
２６中に金属層２１の残部が存在していないので、高温
度下で長時間繰返し３００〜４５００Ｖ程度の高電圧を
印加しても保護１！２６の部分で絶縁破壊が起きるのを
防１１−することができる。その結果、高耐圧で高品質
の素子を高歩留で得ることできるものである。
２６中に金属層２１の残部が存在していないので、高温
度下で長時間繰返し３００〜４５００Ｖ程度の高電圧を
印加しても保護１！２６の部分で絶縁破壊が起きるのを
防１１−することができる。その結果、高耐圧で高品質
の素子を高歩留で得ることできるものである。
以上説明した如く、本発明にかかる半導体装置によれば
、耐圧、品質、及び歩留を向上させることができるもの
でる。
、耐圧、品質、及び歩留を向上させることができるもの
でる。
第１図は、本発明の一実施例の要部の説明図、第２図は
、同実施例の半導体装置の製造方法を示を説明図、第３
図は、従来の半導体装置の要部を示す説明図、第４図は
、同従来の半導体装置の製造方法を示す説明図である。 ２０・・・補強板、２１・・・金属層、２２・・・鍔部
、２３・・・半導体基板、２４・・・ベベル而、２５・
・・表面電極、２６・・・保護膜、２７・・・拡散層、
２８・・・砥石、１伍・・・半導体装置。 出願人代即人 弁理士 鈴江武彦 第１図
、同実施例の半導体装置の製造方法を示を説明図、第３
図は、従来の半導体装置の要部を示す説明図、第４図は
、同従来の半導体装置の製造方法を示す説明図である。 ２０・・・補強板、２１・・・金属層、２２・・・鍔部
、２３・・・半導体基板、２４・・・ベベル而、２５・
・・表面電極、２６・・・保護膜、２７・・・拡散層、
２８・・・砥石、１伍・・・半導体装置。 出願人代即人 弁理士 鈴江武彦 第１図
Claims (1)
- 補強板上に金属層を介して装着された所定の素子を形成
した半導体基板と、該半導体基板の側面部分に被着され
た保護膜とを有する半導体装置において、半導体基板の
金属層に接触する裾部に末広がりに延出した鍔部を設け
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23035785A JPS6289358A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23035785A JPS6289358A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289358A true JPS6289358A (ja) | 1987-04-23 |
Family
ID=16906594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23035785A Pending JPS6289358A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2658662A1 (fr) * | 1990-02-22 | 1991-08-23 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif semiconducteur. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027355A (ja) * | 1973-07-12 | 1975-03-20 | ||
| JPS5244515A (en) * | 1975-10-02 | 1977-04-07 | Philips Corp | Pillow electric vidicon |
-
1985
- 1985-10-16 JP JP23035785A patent/JPS6289358A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027355A (ja) * | 1973-07-12 | 1975-03-20 | ||
| JPS5244515A (en) * | 1975-10-02 | 1977-04-07 | Philips Corp | Pillow electric vidicon |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2658662A1 (fr) * | 1990-02-22 | 1991-08-23 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif semiconducteur. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101160538B1 (ko) | 반도체장치의 제조방법 | |
| JPH0554262B2 (ja) | ||
| US4086375A (en) | Batch process providing beam leads for microelectronic devices having metallized contact pads | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| US3698941A (en) | Method of applying contacts to a semiconductor body | |
| JPS6289358A (ja) | 半導体装置 | |
| JP3179970B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| JPH02141442A (ja) | シリコンウエハとガラス基板の陽極接合法 | |
| JPH02153527A (ja) | 半導体装置の製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JPH03204953A (ja) | 半導体装置 | |
| JPS6125250Y2 (ja) | ||
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP5995640B2 (ja) | 半導体装置の製造方法 | |
| JPH0779110B2 (ja) | シリコンウェハとガラス基板の陽極接合法 | |
| JPS59201425A (ja) | ウエハ−の裏面加工方法 | |
| JPS60115238A (ja) | 半導体装置の製造方法 | |
| JPH06232137A (ja) | バンプ形成方法及びバンプ | |
| JPS6279625A (ja) | 半導体装置の製造方法 |