JPS6289087A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6289087A JPS6289087A JP22771785A JP22771785A JPS6289087A JP S6289087 A JPS6289087 A JP S6289087A JP 22771785 A JP22771785 A JP 22771785A JP 22771785 A JP22771785 A JP 22771785A JP S6289087 A JPS6289087 A JP S6289087A
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- address
- block
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ワードプロセッサやパーソナルコンピュータ
等に適用可能な画像表示装置に関し、特に画面上任意の
部分の画像を書き換えて表示することができる表示装置
に関する。
等に適用可能な画像表示装置に関し、特に画面上任意の
部分の画像を書き換えて表示することができる表示装置
に関する。
［従来の技術］
従来よりこの種の表示器は、ＣＲＴ、ＴＮ液晶表示器の
ごとく表示画像信号に対する表示器自身の記憶性が無く
、従って静的表示であっても１秒間に数１０回、常に画
像信号を加え続けねばならなかった。
ごとく表示画像信号に対する表示器自身の記憶性が無く
、従って静的表示であっても１秒間に数１０回、常に画
像信号を加え続けねばならなかった。
近年、素子自体記憶性を有する、例えば強誘電液晶を用
いる表示器の開発が盛んである。この種の表示器は書き
換えたい所のみ画信号を加えるようになっており、いわ
ゆるランダムアクセスの可能な表示器として有効である
。
いる表示器の開発が盛んである。この種の表示器は書き
換えたい所のみ画信号を加えるようになっており、いわ
ゆるランダムアクセスの可能な表示器として有効である
。
［発明が解決しようとする問題点コ
しかしながら、上述の強誘電液晶を用いた表示器におい
ては、例えば１０００画素Ｘ画素０００画素（ライン×
カラム）の表示素子をランダムアクセスするには、最低
１０ビｙ ） （ｂｉｔ）のアドレス信号を各画素（ラ
イン）にデコードする必要が有り、１０人力ゲートを各
画素（ライン）毎に１個づつ、つまり１０人力ゲートを
最低１０００個用いねばならず、このようにランダムア
クセスすることは実装上実現困難である。
ては、例えば１０００画素Ｘ画素０００画素（ライン×
カラム）の表示素子をランダムアクセスするには、最低
１０ビｙ ） （ｂｉｔ）のアドレス信号を各画素（ラ
イン）にデコードする必要が有り、１０人力ゲートを各
画素（ライン）毎に１個づつ、つまり１０人力ゲートを
最低１０００個用いねばならず、このようにランダムア
クセスすることは実装上実現困難である。
［問題点を解決するだめの手段］
本発明は６以上のような問題を解消し、記憶性を有る多
数の表示素子群の任意の１部分に対して、表示の変更を
可能とする表示装置を提供するπを目的とし、そのため
に行および列の２次元方向に配置された複数個の表示素
子と、複数個の表示素子をマトリックス駆動する駆動手
段とを有する表示装置において、駆動手段は、複数個の
表示素子に関して、行または列の一方向にそって複数に
分割された複数ブロックのうちの任意の少なくとも１ブ
ロックのアドレスを指定する手段と、この指定手段によ
って指定されたブロック内の各表示素子を一方向に順次
駆動する手段とを具える。
数の表示素子群の任意の１部分に対して、表示の変更を
可能とする表示装置を提供するπを目的とし、そのため
に行および列の２次元方向に配置された複数個の表示素
子と、複数個の表示素子をマトリックス駆動する駆動手
段とを有する表示装置において、駆動手段は、複数個の
表示素子に関して、行または列の一方向にそって複数に
分割された複数ブロックのうちの任意の少なくとも１ブ
ロックのアドレスを指定する手段と、この指定手段によ
って指定されたブロック内の各表示素子を一方向に順次
駆動する手段とを具える。
［実施例］
第１図を用いて本発明の一実施例を詳説する。
第１図においてＦＬＣは強誘電液晶表示器であって、カ
ラム方向に２０４８個、ライン方向に１３４４個のマト
リックス接続された画素を有する。各画素セルをカラム
方向にＳＯＯ，ＳＩＯ，Ｓ２０・・・で示し、ライン方
向にＳＯＯ，ＳＯｌ、ＳＯ２・・・で示す。シフトレジ
スタｌ−１〜１−４２は表示器ＦＬＧのライン方向にそ
って直列に配置され、全部で１３４４ビツトの容量を持
つ。
ラム方向に２０４８個、ライン方向に１３４４個のマト
リックス接続された画素を有する。各画素セルをカラム
方向にＳＯＯ，ＳＩＯ，Ｓ２０・・・で示し、ライン方
向にＳＯＯ，ＳＯｌ、ＳＯ２・・・で示す。シフトレジ
スタｌ−１〜１−４２は表示器ＦＬＧのライン方向にそ
って直列に配置され、全部で１３４４ビツトの容量を持
つ。
このシフトレジスタ１−１〜１−４２はシリアル画像デ
ータフの１ライン分を、当該画像データに同期するクロ
ック６により順次対応するレジスタまで転送する。デー
タラッチ２−１〜２−４２は、同様に表示器ＦＬＣのラ
イン方向にそって各シフトレジスタ１−１〜１−４２の
出力に１対ｌに対応するように配置され、各シフトレジ
スタの並列出力をラッチする。
ータフの１ライン分を、当該画像データに同期するクロ
ック６により順次対応するレジスタまで転送する。デー
タラッチ２−１〜２−４２は、同様に表示器ＦＬＣのラ
イン方向にそって各シフトレジスタ１−１〜１−４２の
出力に１対ｌに対応するように配置され、各シフトレジ
スタの並列出力をラッチする。
シフトレジスタ１−１〜１−４２による１ライン分の画
像データの転送終了時に発生する水平同期信号（ＨＳＹ
ＮＣ） ８によりデータラッチ２−１〜２−４２にラッ
チされた１ライン分の画像データは該各ラッチに１対１
に対応するドライバー３−１〜３−４２により表示器Ｆ
ＬＣのライン方向の各セルの一方の電極に供給される。
像データの転送終了時に発生する水平同期信号（ＨＳＹ
ＮＣ） ８によりデータラッチ２−１〜２−４２にラッ
チされた１ライン分の画像データは該各ラッチに１対１
に対応するドライバー３−１〜３−４２により表示器Ｆ
ＬＣのライン方向の各セルの一方の電極に供給される。
シフトレジスタ５−１〜５−６４は表示器ＦＬＣのカラ
ム方向にそって配置され、デコーダ１１は６ビツトで指
定されたアドレス信号を入力して、該６ビツト中上位お
よび下位３ビツトを各々１０進にデコードし、１６木の
デコード線に出力する。各シフトレジスタ５−１〜５−
６４は、デコーダ１１からの１６本のデコード線のうち
から選択された２本の選択線９．１０を各々入力し、デ
コーダ１１がデコードしたアドレスに対応する全シフト
レジスタのうちの１つがイネーブル状態になる。各シフ
トレジスタ５−１〜５−６４は、３２ビツトの容量を持
ち、その並列出力端には１対１に対応する各ドライバー
４−１〜４−６４を接続する。各ドライバー４−１〜４
−６４は表示器ＦＬＣのカラム方向の各セルの他方の電
極を駆動する。
ム方向にそって配置され、デコーダ１１は６ビツトで指
定されたアドレス信号を入力して、該６ビツト中上位お
よび下位３ビツトを各々１０進にデコードし、１６木の
デコード線に出力する。各シフトレジスタ５−１〜５−
６４は、デコーダ１１からの１６本のデコード線のうち
から選択された２本の選択線９．１０を各々入力し、デ
コーダ１１がデコードしたアドレスに対応する全シフト
レジスタのうちの１つがイネーブル状態になる。各シフ
トレジスタ５−１〜５−６４は、３２ビツトの容量を持
ち、その並列出力端には１対１に対応する各ドライバー
４−１〜４−６４を接続する。各ドライバー４−１〜４
−６４は表示器ＦＬＣのカラム方向の各セルの他方の電
極を駆動する。
各シフトレジスタ５−１〜５−６４には、水平同期信号
８が供給される。
８が供給される。
したがって、今、シフトレジスタ５−１がアドレス信号
によって選択されているとすれば、水平同期信号８の入
力によって、シフトレジスタ５−１の先頭レジスタ走査
パルスがセットされ、その出力端子１２からの信号がド
ライバー４−１に供給され、このドライバー４−１によ
り表示機ＦＬＣの１行目の各セルＳ００．Ｓ０１．ＳＯ
２，・・・５Ｏ１３４４が駆動され、これら各セルには
それぞれドライバー３−１〜３−４２からの表示データ
に対応する電界が加わり、かくして表示器ＦＬＣの１行
目のデータを書き込む事ができる。
によって選択されているとすれば、水平同期信号８の入
力によって、シフトレジスタ５−１の先頭レジスタ走査
パルスがセットされ、その出力端子１２からの信号がド
ライバー４−１に供給され、このドライバー４−１によ
り表示機ＦＬＣの１行目の各セルＳ００．Ｓ０１．ＳＯ
２，・・・５Ｏ１３４４が駆動され、これら各セルには
それぞれドライバー３−１〜３−４２からの表示データ
に対応する電界が加わり、かくして表示器ＦＬＣの１行
目のデータを書き込む事ができる。
ライで同様にして、シフトレジスタ１−１〜１−４２が
２行目のシリアル画像データを転送し終え、水平同期信
号８人力によりドライバー３−１〜３−４２からライン
方向の各セルに２行目のデータが供給されると同時に垂
直方向のシフトレジスタ５−１は走査パルスを出力端子
１２〜から出力端子１３ヘシフトし、その結果、表示器
ＦＬＣの２行目の各セルＳＩＯ。
２行目のシリアル画像データを転送し終え、水平同期信
号８人力によりドライバー３−１〜３−４２からライン
方向の各セルに２行目のデータが供給されると同時に垂
直方向のシフトレジスタ５−１は走査パルスを出力端子
１２〜から出力端子１３ヘシフトし、その結果、表示器
ＦＬＣの２行目の各セルＳＩＯ。
Ｓ１１．・・・５１１３４４の表示が行われる。
上記のようなシリアル画像データ転送および垂直方向へ
の走査パルスシフトが３２回終了した時点で、シフトレ
ジスタ５−１の分担するブロックへのデータ書き込み、
すなわち３２Ｘ １３４４ （カラムＸライン）画素の
表示書き換えが終了する。
の走査パルスシフトが３２回終了した時点で、シフトレ
ジスタ５−１の分担するブロックへのデータ書き込み、
すなわち３２Ｘ １３４４ （カラムＸライン）画素の
表示書き換えが終了する。
なお、６ビツトで表わされるアドレスを、水平同期信号
８を３２計数する毎に１づつシフトしてゆけば、従来通
り１画面の表示を全面書き換える事が可能となる。
８を３２計数する毎に１づつシフトしてゆけば、従来通
り１画面の表示を全面書き換える事が可能となる。
なお本実施例に用いる表示器ＦＬＣは１行の書き込みに
例えば約１ｍＳの時間を有するので、３２行分の部分書
き込みには３２ｍ５要するが、例えばワードプロセンサ
等に本実施例を用いた場合、２４Ｘ ２４（カラムＸラ
イン）ドツトの漢字を表示するとしても、これは本実施
例で用いた３２行の！ブロック内に入るので、１文字分
の表示データの書き込みは３２ａｍＳで高速に行える。
例えば約１ｍＳの時間を有するので、３２行分の部分書
き込みには３２ｍ５要するが、例えばワードプロセンサ
等に本実施例を用いた場合、２４Ｘ ２４（カラムＸラ
イン）ドツトの漢字を表示するとしても、これは本実施
例で用いた３２行の！ブロック内に入るので、１文字分
の表示データの書き込みは３２ａｍＳで高速に行える。
また複数ブロックにわたるデータの書き換えについても
、ＣＰＵからアドレス指定を行う事により通常のラスク
スキャンと同様に行うことができる。
、ＣＰＵからアドレス指定を行う事により通常のラスク
スキャンと同様に行うことができる。
次にシフトレジスタ５−１〜５−６４の具体例（図では
５−１のみ示す）について第２図を参照して説明する。
５−１のみ示す）について第２図を参照して説明する。
第２図においてナンド（ＮＡＮＤ）ゲート２１は２本の
選択線９，１０および書き込み許可信号ＷＥが共に“’
Ｈ”（ハイ）の時、Ｒ−Ｓフリップフロップ（Ｆ／Ｆ）
２２をセットする。該Ｆ／Ｆ ２２の出力はＯＦ／Ｆ
２３−１のＤ入力端に入力され、水平同期信号（Ｈ５
ＹＮＣ） ８の入力によってシフトレジスタ５−１の入
力を”）Ｉ”とする、同時にＤ Ｆ／Ｆ ２３−１の反
転出力端子Ｑが°°Ｌ“となり、Ｒ−５Ｆ／Ｆ ２２は
リセフトされる０次に水平同期信号８の入力によりＯＦ
／Ｆ２３−１の出力はリセットされ、走査パルスはＤ
Ｆ／Ｆ２３−２ヘシフトしてゆく。
選択線９，１０および書き込み許可信号ＷＥが共に“’
Ｈ”（ハイ）の時、Ｒ−Ｓフリップフロップ（Ｆ／Ｆ）
２２をセットする。該Ｆ／Ｆ ２２の出力はＯＦ／Ｆ
２３−１のＤ入力端に入力され、水平同期信号（Ｈ５
ＹＮＣ） ８の入力によってシフトレジスタ５−１の入
力を”）Ｉ”とする、同時にＤ Ｆ／Ｆ ２３−１の反
転出力端子Ｑが°°Ｌ“となり、Ｒ−５Ｆ／Ｆ ２２は
リセフトされる０次に水平同期信号８の入力によりＯＦ
／Ｆ２３−１の出力はリセットされ、走査パルスはＤ
Ｆ／Ｆ２３−２ヘシフトしてゆく。
以上のように本実施例においては、３２画素（３２ライ
ン）を１ブロックとしているが、２ラインを１ブロック
とすることによって、例えば表示データを格納するビデ
オＲＡＭ等のメモリの行アドレス中の下位からｎ＋１
ビット目以上のアドレス線をそのままブロックアドレス
線として使用できる。そのため、１６ラインまたは６４
ラインをｌブロックとしても良い。
ン）を１ブロックとしているが、２ラインを１ブロック
とすることによって、例えば表示データを格納するビデ
オＲＡＭ等のメモリの行アドレス中の下位からｎ＋１
ビット目以上のアドレス線をそのままブロックアドレス
線として使用できる。そのため、１６ラインまたは６４
ラインをｌブロックとしても良い。
また本実施例は６４チツプのシフトレジスタを６ビツト
アドレス信号より選択するので３ビツトデコード線によ
る８Ｘ８のマトリックス選択となっているが、２ビツト
デコードによる４ Ｘ４ Ｘ４のマトリックス選択とす
れば、全デコード線は１６木から１２木に減少し、シフ
トレジスタは３木のデコード線によって選択することが
できる。
アドレス信号より選択するので３ビツトデコード線によ
る８Ｘ８のマトリックス選択となっているが、２ビツト
デコードによる４ Ｘ４ Ｘ４のマトリックス選択とす
れば、全デコード線は１６木から１２木に減少し、シフ
トレジスタは３木のデコード線によって選択することが
できる。
さらにまたブロック内走査をシフトレジスタで構成して
いるが、一般のカウンタで構成しても良い。
いるが、一般のカウンタで構成しても良い。
［発明の効果］
以上説明したように本発明によれば任意の一部分の表示
を変更可能な表示装置を提供することができ、これを小
規模のハードウェアで実現することができる。
を変更可能な表示装置を提供することができ、これを小
規模のハードウェアで実現することができる。
第１図は本発明の一実施例を示す回路ブロック図、
第２図は同シフトレジスタの具体例を示す図である。
５−１〜５−６４・・・シフトレジスタ、ＦＬＣ・・・
表示器。
表示器。
Claims (1)
- 【特許請求の範囲】 行および列の２次元方向に配置された複数個の表示素子
と、該複数個の表示素子をマトリックス駆動する駆動手
段とを有する表示装置において、前記駆動手段は、前記
複数個の表示素子に関して、行または列の一方向にそっ
て複数に分割された複数ブロックのうちの任意の少なく
とも１ブロックのアドレスを指定する手段と、 該指定手段によって指定されたブロック内の各表示素子
を一方向に順次駆動する手段とを具えたことを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227717A JP2599359B2 (ja) | 1985-10-15 | 1985-10-15 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227717A JP2599359B2 (ja) | 1985-10-15 | 1985-10-15 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6289087A true JPS6289087A (ja) | 1987-04-23 |
| JP2599359B2 JP2599359B2 (ja) | 1997-04-09 |
Family
ID=16865246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227717A Expired - Fee Related JP2599359B2 (ja) | 1985-10-15 | 1985-10-15 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2599359B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109143A (ja) * | 2001-09-28 | 2003-04-11 | Nohmi Bosai Ltd | 煙感知器の加煙試験器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216998A (en) * | 1975-07-31 | 1977-02-08 | Toshiba Corp | Display device |
-
1985
- 1985-10-15 JP JP60227717A patent/JP2599359B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216998A (en) * | 1975-07-31 | 1977-02-08 | Toshiba Corp | Display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109143A (ja) * | 2001-09-28 | 2003-04-11 | Nohmi Bosai Ltd | 煙感知器の加煙試験器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2599359B2 (ja) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0519717B2 (ja) | ||
| JP2001042287A (ja) | 液晶表示装置およびその駆動方法 | |
| ATE67622T1 (de) | Adressierung von fluessigkristallanzeigen. | |
| US11158277B2 (en) | Display device | |
| KR100954011B1 (ko) | 표시 장치 | |
| JPH09127906A (ja) | マトリックス型表示装置およびその駆動方法 | |
| US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
| CN102368125A (zh) | 液晶显示器及其液晶显示面板的驱动方法 | |
| JPS61205983A (ja) | デイスプレイコントロ−ラ | |
| KR940003428B1 (ko) | 강유전성 액정파넬의 표시제어방법 및 표시제어장치 | |
| JPS6363093A (ja) | 表示装置 | |
| JPS6289087A (ja) | 表示装置 | |
| JPS61205982A (ja) | デイスプレイコントロ−ラ | |
| JPS59187395A (ja) | 記憶型アクテイブパネル | |
| JPS58193583A (ja) | ラスタ走査表示装置用記号発生装置および記号回転方法 | |
| JP2002297112A (ja) | 液晶表示素子の駆動装置 | |
| KR100275706B1 (ko) | 액정표시소자의 화면 자동 리프레쉬 회로 | |
| JP2001249644A (ja) | 液晶表示装置 | |
| JP3468652B2 (ja) | 表示制御装置および表示装置 | |
| JPS6289088A (ja) | 表示装置 | |
| JP4010623B2 (ja) | 液晶表示装置 | |
| JPH01149687A (ja) | マトリクス型表示装置 | |
| JPH0659242A (ja) | 液晶表示装置 | |
| JPH09244594A (ja) | 液晶表示駆動回路 | |
| JP2002352587A (ja) | 表示用ｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |