JPH09127906A

JPH09127906A - マトリックス型表示装置およびその駆動方法

Info

Publication number: JPH09127906A
Application number: JP7287676A
Authority: JP
Inventors: Koji Numao; 孝次沼尾; Kazunari Tomizawa; 一成冨沢
Original assignee: UK Government; Sharp Corp
Current assignee: UK Government; Sharp Corp
Priority date: 1995-11-06
Filing date: 1995-11-06
Publication date: 1997-05-16
Anticipated expiration: 2015-11-06
Also published as: GB2307325A; JP3834086B2; GB9623136D0; US5969701A; GB2307325B

Abstract

(57)【要約】【課題】各表示期間の比が正確に1:R:…:R^n-1（２以
上の整数）となるような階調表示を実現する。【解決手段】走査電極Ｌ₁〜Ｌ₇を有するマトリック
ス型表示装置において、階調数を４とし、走査電極を１
フレーム期間内に３回走査し、第１，第２，第３の表示
期間の時間比がX:RX: …:R^n-1X （Ｘ＞０）となるよう
に時分割表示を行う。ａ（ａ≧０）を３で除した余りを
ROT ₃(a) として、ROT _n(X) ≠ROT _n((1+R)X), …,R
OT_n (X)≠ROT _n((1+R+…+R^n-2)X),ROT_n ((1+R+ …+R
^n-2)X)≠ROT _n((1+R+…+R^n-1)X)＝0 なる関係が成り立
つようにＲおよびｎを例えばＲ＝４、ｎ＝３と特定し、
(1+R+ …+R^n-1)X ＝n(m+b)，（ｂ≧０）なる関係が成り
立つようにＸを例えば１と設定し、第１，第２，…，第
ｎの各表示期間に対応するデータを第a,第X+a,…, 第(1
+R+ …+R^n-2)X+a のそれぞれの選択期間に表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ性を有する
マトリックス型表示装置において階調表示を可能にする
マトリックス型表示装置の駆動方法に関するものであ
る。

【０００２】

【従来の技術】メモリ性を有するマトリックス型表示装
置は、特開平５−１０７５２１号公報に開示されている
相転移形液晶表示装置の他に、特開平３−２０７１５号
公報に開示されている強誘電性液晶表示装置、特開平６
−４３８２９号公報に開示されているプラズマ表示装置
などがある。

【０００３】一般に、マトリックス型表示装置には、共
通して、走査電極毎に独立した選択期間が必要となるの
で同時に複数の走査電極を選択することができないとい
う特徴がある。また、上記の各マトリックス型表示装置
においては、走査電極に印加する電圧を次のように変化
させて表示を行っている。まず、画素の表示状態を決め
る選択電圧を印加した後、画素の表示状態を保持するた
めの保持電圧を印加し、最後に画素の表示状態を消去す
るための消去電圧を印加する。または、保持電圧の印加
を停止することによっても画素の表示状態が消去され
る。

【０００４】このような表示装置の階調表示を実現する
ためには、例えば、特開昭６３−２２６１７８号公報に
開示されている走査方法が挙げられる。以下、この走査
方法を図２４を用いて説明する。

【０００５】図２４は、１５本の走査電極Ｌ₁〜Ｌ₁₅か
ら構成されたマトリックス型表示装置の走査方法を模式
的に示しており最上段に付された数字（０〜９）の順に
走査電極Ｌ₁〜Ｌ₁₅が選択されるようになっている。ま
た、それぞれのブロックには、走査電極Ｌ₁〜Ｌ₁₅上の
画素に与えるべきデータのｂｉｔ番号が付記されてい
る。

【０００６】この例では、先頭の第１選択期間から第４
選択期間までに、次のようにデータが付与される。すな
わち、第１選択期間に走査電極Ｌ₁₅へ第４ｂｉｔ目のデ
ータを付与し、第２選択期間に走査電極Ｌ₁へ第１ｂｉ
ｔ目を付与し、第３選択期間に走査電極Ｌ₃へ第２ｂｉ
ｔ目を付与し、第４選択期間に走査電極Ｌ₇へ第３ｂｉ
ｔ目を付与している。

【０００７】なお、この走査方法により前記のメモリ性
を有する表示装置を走査するときには、選択期間内に消
去電圧と選択電圧とを印加すればよい。

【０００８】上記の走査方法では、それらの４つの選択
期間を同時に選択を行う期間とみなしている。したがっ
て、上記のような順序でデータを付与することにより、
第１ｂｉｔの表示期間Ｔ₁と、第２ｂｉｔの表示期間Ｔ
₂と、第３ｂｉｔの表示期間Ｔ₃と、第４ｂｉｔの表示
期間Ｔ₄との比が、Ｔ₁：Ｔ₂：Ｔ₃：Ｔ₄＝１：２：
４：８となるとしている。

【０００９】また、特開昭６２−５６９３６号公報に開
示されている走査方法では、ブランキング期間を変える
ことにより、表示期間の比率を１：２：４に設定してい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、実際に
図２４から求められる各表示期間の比率は、Ｔ₁：
Ｔ₂：Ｔ₃：Ｔ₄＝３：７：１５：３５となる。この比
率は、第１選択期間に第１ないし第４ｂｉｔ目のいずれ
を付与するかにより変えることができる。しかし、前者
の走査方法では、複数の走査電極を順次選択しているに
も関わらず、あたかもそれらの走査電極を同時に選択し
ているようにみなしているだけであり、上記の比率を厳
密に１：２：４：８＝４：８：１６：３２にすることが
できない。

【００１１】一方、後者の走査方法では、明るさに関与
しない期間が全体の３割程度を占めるので、十分な明る
さが確保できないという不都合がある。

【００１２】本発明は、上記の事情に鑑みてなされたも
のであって、上記の走査方法と同等の走査時間で各表示
期間の比が正確に１：Ｒ：…：Ｒ^n-1（２以上の整数）
となる走査方法を提供することを第１の目的としてい
る。また、本発明は、上記の階調表示に適し、任意の表
示期間に対応したデータを高速に出力するメモリ構成お
よび制御方法を提供することを第２の目的としている。

【００１３】

【課題を解決するための手段】本発明のマトリックス型
表示装置の駆動方法は、階調数Ｒ（Ｒは２以上の整数）
で階調表示が可能なメモリ性とｍ本の走査電極とを有す
るマトリックス型表示装置において、上記の走査電極を
１フレーム期間内にｎ（ｎは２以上の整数）回走査し、
第１，第２，…，第ｎの表示期間の時間比がＸ：ＲＸ：
…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように時分割表示
を行うマトリックス型表示装置の駆動方法であって、上
記の課題を解決するために、以下の各手段を講じること
を特徴としている。

【００１４】すなわち、第１の駆動方法は、ａ（ａは０
以上の整数）をｎで除した余りをＲＯＴ_n（ａ）とし
て、ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ）ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０ …（１）なる関係が成り立つようにＲおよびｎを特定し、ｂを０
以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＝ｎ（ｍ＋ｂ） …（２）なる関係が成り立つようにＸを設定し、さらに第１，第
２，…，第ｎの各表示期間に対応するデータを第ａ，第
Ｘ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａのそれぞ
れの選択期間に表示する。

【００１５】一般にメモリ性を有するマトリックス型表
示装置では、走査電極毎に独立した選択期間が必要とな
るので、同時に複数の走査電極を選択することができな
い。このため、ｍ本の走査電極を１フレーム期間内にｎ
回走査するには、少なくともｎ×ｍの選択期間が必要で
ある。一方、各選択期間の時間比がＸ，ＲＸ，…，Ｒ
^n-1Ｘとなるように時分割で階調表示を行うには、（１
＋Ｒ＋…＋Ｒ^n-1）Ｘの期間が必要である。したがっ
て、整数ｂを導入して、（２）式の関係が得られるよう
にする。

【００１６】前記の（１）式の関係は、例えば、ｐｎ≠Ｒ，Ｒ²，Ｒ＋Ｒ²，…および１＋Ｒ＋…＋Ｒ^n-1 …（３）およびＲＯＴ_n（Ｘ）＝ＲＯＴ_n（ＲＸ）＝ＲＯＴ_n（Ｒ²Ｘ）＝… ＝ＲＯＴ_n（Ｒ^n-2Ｘ）＝ＲＯＴ_n（Ｒ^n-1Ｘ）≠０ …（４）という条件を満足すれば成り立つ。なお、ｐは正の整数
である。

【００１７】上記の条件により（１）の関係が成り立つ
と、ＲＯＴ_n（Ｘ），ＲＯＴ_n（（１＋Ｒ）Ｘ），…
，ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ），ＲＯＴ_n
（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）にそれぞれ１対１で対応
する値が、例えば、１，２，…ｎ−１，０というように
決まる。

【００１８】（１）の関係を満たすＲおよびｎが特定さ
れると、（２）式に基づき、走査電極数ｍに合わせてＸ
を設定する。そして、走査電極Ｌ₁において、第１ない
し第ｎの各表示期間に対応するデータをそれぞれ、第
ａ，第Ｘ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａの
各選択期間に表示する。また、走査電極Ｌ_dにおいて、
第１，第２，…，第ｎの各表示期間に対応するデータ
を、それぞれ第ｄ×ｎ＋ａ，第ｄ×ｎ＋Ｘ＋ａ，…，第
ｄ×ｎ＋（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａの各選択期間に
表示する。

【００１９】このように表示すれば、第１，第２，…，
第ｎの各表示期間に対応するデータは、必ず第ｄ×ｎ＋
ａ，第ｅ×ｎ＋Ｘ＋ａ，…，第ｆ×ｎ＋（１＋Ｒ＋…＋
Ｒ^n- ²）Ｘ＋ａの選択期間に表示される。それゆえ、こ
れらのデータに対応する選択期間が相互に重なることな
く、ｍ本の走査電極を走査することができる。なお、上
記のｄ、ｅおよびｆは任意の整数である。

【００２０】第２の駆動方法は、ａ（ａは０以上の整
数）をｎで除した余りをＲＯＴ_n（ａ）として、Ｘ＋Ｙ
を１以上の整数とするとき、ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（Ｘ＋Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋（ｎ−１）Ｙ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋（ｎ−１）Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０ …（５）なる関係が成り立つようにＲおよびｎを特定し、ｂを０
以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋ｎＹ＝ｎ（ｍ＋ｂ） …（６）なる関係が成り立つようにＸおよびＹを設定し、第１，
第２，…，第ｎの各表示期間に対応するデータを第ａ，
第Ｘ＋Ｙ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋（ｎ
−１）Ｙ＋ａのそれぞれの選択期間に表示する。

【００２１】メモリ性を有するマトリックス型表示装置
では、前述のように、画素の表示状態を保持するために
選択電圧の印加後に保持電圧を印加し、画素の表示状態
を消去するために消去電圧を印加する。また、上記のマ
トリックス型表示装置では、ある走査電極に選択電圧を
印加している間に、他の走査電極に消去電圧を印加する
ことができる。それゆえ、電極の走査においては、選択
期間と独立してブランキング期間を設けることができ
る。

【００２２】そこで、第２の駆動方法では、各選択期間
の時間比がＸ，ＲＸ，…，Ｒ^n-1Ｘとなるように時分割
で階調表示を行うために、ブランキング期間をＹとし
て、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋ｎＹの期間が必要にな
る。また、ｍ本の走査電極を１フレーム期間内にｎ回走
査するには、少なくともｎ×ｍの選択期間が必要であ
る。したがって、整数ｂを導入して、（６）式の関係が
得られる。

【００２３】前記の（５）式の関係が成り立つ１つの条
件として、次式が挙げられる。ＲＯＴ_n（Ｘ＋Ｙ）＝ＲＯＴ_n（ＲＸ＋Ｙ）＝ＲＯＴ_n（Ｒ²Ｘ＋Ｙ）＝ …＝ＲＯＴ_n（Ｒ^n-2Ｘ＋Ｙ）＝ＲＯＴ_n（Ｒ^n-1Ｘ＋Ｙ）≠０ …（７）（７）式が成り立つ１つの条件として、次式が挙げられ
る。ｑｎ＝（Ｒ−１）Ｘ …（８）なお、ｑは整数である。

【００２４】上記の条件により（５）の関係が成り立つ
と、ＲＯＴ_n（Ｘ＋Ｙ），ＲＯＴ_n（（１＋Ｒ）Ｘ＋２
Ｙ），… ，ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋
（ｎ＋１）Ｙ），ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ
＋ｎＹ）にそれぞれ１対１で対応する値が、例えば、
１，２，…ｎ−１，０というように決まる。

【００２５】また、（５）の関係を満たすためには、Ｒ
ＯＴ_n（Ｘ＋Ｙ）≠０より、Ｘ＋Ｙがｎの倍数であって
はならない。そこで、Ｘ＋Ｙとｎとの最小公倍数をＭと
するときのＭ＝ｎ（Ｘ＋Ｙ） …（９）なる関係と（６）式とに基づき、走査電極数ｍに合わせ
てＸ＋Ｙを設定する。そして、走査電極Ｌ₁において、
第１ないし第ｎの各表示期間に対応するデータをそれぞ
れ第ａ，第Ｘ＋Ｙ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）
Ｘ＋（ｎ−１）Ｙ＋ａの各選択期間に表示する。また、
走査電極Ｌ_dにおいて、第１，第２，…，第ｎの各表示
期間に対応するデータを、それぞれ第ｄ×ｎ＋ａ，第ｄ
×ｎ＋Ｘ＋Ｙ＋ａ，…，第ｄ×ｎ＋（１＋Ｒ＋…＋Ｒ
^n-2）Ｘ＋（ｎ−１）Ｙ＋ａの各選択期間に表示する。

【００２６】このように表示すれば、第１，第２，…，
第ｎの各表示期間に対応するデータは、必ず第ｄ×ｎ＋
ａ，第ｅ×ｎ＋Ｘ＋Ｙ＋ａ，…，第ｆ×ｎ＋（１＋Ｒ＋
…＋Ｒ^n-2）Ｘ＋（ｎ−１）Ｙ＋ａ番目の選択期間に表
示される。それゆえ、これらのデータに対応する選択期
間が相互に重なることなく、ｍ本の走査電極を走査する
ことができる。なお、上記のｄ、ｅおよびｆは任意の整
数である。

【００２７】また、上記の第１および第２の駆動方法で
は、上記マトリックス型表示装置における走査電極１本
がｇ（ｇは２以上の整数）本の走査電極群に置き換えら
れることによりｇ×ｍ本の走査電極を有し、１選択期間
に上記走査電極群を走査するようにしてもよい。この場
合、第１および第２の駆動方法を、より多くの走査電極
を有する大型のマトリックス表示装置に適用することが
できる。

【００２８】本発明を実現するマトリックス型表示装置
は、階調数Ｒ（Ｒは２以上の整数）で階調表示が可能な
メモリ性と複数の走査電極と複数の信号電極とを有する
マトリックス型表示装置であって、上記の走査電極を１
フレーム期間内にｎ（ｎは２以上の整数）回走査し、第
１，第２，…，第ｎの表示期間の時間比がＸ：ＲＸ：
…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように時分割表示
を行うためのデータを読み出しうるマトリックス型表示
装置用の制御回路により制御されていなければならな
い。その制御回路では、各走査電極に対応する第１，第
２，…，第ｎの表示期間の階調表示データをｎ個のメモ
リブロックに記憶させ、これらのメモリブロックから階
調表示データを各走査電極における各表示期間毎にまと
めて出力させて上記マトリックス型表示装置の信号電極
駆動回路に与えることを特徴としている。

【００２９】従来の制御回路におけるメモリ装置では、
画素Ａ_ijの第１，第２，…，第ｎの表示期間に対応した
ｎ組の階調表示データが同一のアドレスに記憶されてい
た。このため、第１の表示期間に対応した階調表示デー
タをメモリ装置から読み出す場合でも、必要のない第
２，…，第ｎの表示期間に対応した階調表示データまで
読み出されてしまう。また、第２，…，第ｎの表示期間
に対応した階調表示データをメモリ装置から読み出す場
合も同様であるので、ｎ組の階調表示データを読み出す
ために、同一のアドレスをｎ回読み出すことになる。

【００３０】そこで、本発明のマトリックス型表示装置
用の制御回路におけるメモリ制御方法は、独立にアドレ
スを入力可能なｎ個のメモリブロックから１つのメモリ
装置を構成し、画素Ａ_ijの第１，第２，…，第ｎの表示
期間に対応したｎ組の階調表示データを各々異なるアド
レスでｎ個のメモリブロックに記憶させる。

【００３１】これにより、第１の表示期間に対応した階
調表示データを第１のメモリブロックから読み出す場
合、同一のアドレスを第２，…，第ｎのメモリブロック
へ入力すれば、同一走査電極上の異なる画素の第１の表
示期間に対応した階調表示データが読み出される。

【００３２】このようにすれば、余分なデータが各メモ
リブロックから読み出されることがないので、ｎ組の階
調表示データを読み出すために、同一のアドレスを１回
読み出せば済む。

【００３３】なお、この方法は、画素Ａ_ijの第１，第
２，…，第ｎの表示期間に対応したｎ組の階調表示デー
タを同一のアドレスでｎ個のメモリブロックに記憶さ
せ、第１の表示期間に対応した階調表示データを第１の
メモリブロックから読み出す場合、各々異なるアドレス
を第２，…，第ｎのメモリブロックへ入力し、同一走査
電極上の異なる画素の第１の表示期間に対応した階調表
示データを読み出すようにしても同じことである。

【００３４】本発明のマトリックス型表示装置は、階調
数Ｒ（Ｒは２以上の整数）で階調表示が可能なメモリ性
と複数の走査電極と複数の信号電極とを有し、上記の走
査電極を１フレーム期間内にｎ（ｎは２以上の整数）回
走査し、第１，第２，…，第ｎの表示期間の時間比が
Ｘ：ＲＸ：…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように
時分割表示を行うマトリックス型表示装置であって、上
記の課題を解決するために、独立したアドレスの入力が
可能であるとともに各信号電極に与えられる階調表示デ
ータを各走査電極における各表示期間毎に共通するアド
レスで記憶する複数（例えばｎ個）のメモリブロックか
ら構成されたメモリ装置と、第１，第２，…，第ｎの表
示期間毎の階調表示データを上記メモリ装置に分配する
分配手段とを備えていることを特徴としている。

【００３５】上記の構成では、１つの画素に対応する階
調表示データが、分配手段により、ｎ個の各表示期間に
対応したｎ組の階調表示データとして、メモリ装置の各
々異なるメモリブロックに分配され、これらのメモリブ
ロックに記憶される。ここで、例えば、画素Ａ_ijの第
１，第２，…，第ｎの表示期間に対応したｎ組の階調表
示データを各々異なるアドレスでｎ個のメモリブロック
に記憶させ、第１の表示期間に対応した階調表示データ
を第１のメモリブロックから読み出す場合、同一のアド
レスが第２，…，第ｎのメモリブロックへ入力される
と、同一の走査電極上の異なる画素の第１の表示期間に
対応した階調表示データが読み出されるようにしてお
く。

【００３６】このようにすれば、各メモリブロックに各
走査電極における各表示期間毎に共通するアドレスを同
時に与えることにより、走査電極の走査が行われる際
に、各走査電極に対応する階調表示データを表示期間毎
にまとめて読み出すことができる。それゆえ、各表示期
間におけるメモリ装置からの階調表示データ読み出し回
数を少なくすることができ、任意の表示期間に対応した
階調表示データを高速に信号電極に提供することができ
る。

【００３７】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図２３に基づいて説明すれば、以下の通りであ
る。

【００３８】〔強誘電性液晶表示装置の基本構成〕本実
施例に係る強誘電性液晶表示装置（以降、ＦＬＣＤと称
する）は、図８に示すように、液晶パネル１を有してい
る。この液晶パネル１は、互いに対向する２枚の透光性
の例えばガラスからなる基板２・３を備えている。

【００３９】基板２の表面には、例えばインジウム錫酸
化物（以降、ＩＴＯと称する）等からなる複数の透明な
信号電極Ｓ…が互いに平行に配置されている。これらの
信号電極Ｓ…は、例えば酸化シリコン（SiO₂）からなる
透明な絶縁膜４により被覆されている。

【００４０】一方、基板３の表面には、例えばＩＴＯか
らなる複数の透明な走査電極Ｌ…が信号電極Ｓ…と直交
するように互いに平行に配置されている。これらの走査
電極Ｌ…は、絶縁膜４と同じ材料からなる透明な絶縁膜
５で被覆されている。

【００４１】上記の絶縁膜４・５上には、ラビング処理
などの一軸配向処理が施された配向膜６・７がそれぞれ
形成されている。配向膜６・７としては、ポリビニルア
ルコール等が用いられる。

【００４２】強誘電性液晶８は、配向膜６・７が対向す
るようにして封止剤９で貼り合わされたガラス基板２・
３の間の空間内に充填されて液晶層を形成している。強
誘電性液晶８は、封止剤９に設けられた図示しない注入
口から注入され、その注入口が封止されることにより封
入される。

【００４３】基板２・３は、さらに偏光軸が互いに直交
するように配置された２枚の偏光板１０・１１で挟まれ
ている。

【００４４】図９に示すように、走査電極Ｌ…（Ｌ₀〜
Ｌ_F）は走査電極駆動回路２１に接続され、信号電極Ｓ
…（Ｓ₀〜Ｓ_F）は信号電極駆動回路２２に接続されて
いる。図９における液晶パネル１は、説明を簡単にする
ために、１６本ずつの走査電極Ｌ…と信号電極Ｓ…とを
備える構成となっており、１６×１６の画素を有してい
る。

【００４５】なお、以降の説明では、任意の走査電極Ｌ
_i（ｉ＝０〜Ｆ）と任意の信号電極Ｓ_j（ｊ＝０〜Ｆ）
とが交差する部分を画素Ａ_ijで表す。

【００４６】走査電極駆動回路２１は、走査電極Ｌ…に
電圧を印加する回路であり、シフトレジスタ２１ａと、
ラッチ２１ｂと、アナログスイッチアレイ２１ｃとを有
している。この走査電極駆動回路２１では、１ｂｉｔの
走査信号ＹＩが、クロックＣＫに基づいてシフトレジス
タ２１ａにより転送され、シフトレジスタ２１ａの各出
力段から出力されて、さらに負論理のラッチパルスＬＰ
に同期してラッチ２１ｂで保持される。

【００４７】ラッチ２１ｂに保持された値が有意（例え
ばハイレベル）のときに、アナログスイッチアレイ２１
ｃにより、その値が出力される信号ラインにつながる走
査電極Ｌ_iに選択電圧Ｖ_C1が印加される。一方、ラッチ
２１ｂに保持された値が非有意（例えばローレベル）の
ときに、アナログスイッチアレイ２１ｃにより、その値
が出力される信号ラインにつながる走査電極Ｌ_k（ｋ≠
ｉ）に非選択電圧Ｖ_C0が印加される。

【００４８】信号電極駆動回路２２は、走査電極Ｓ…に
電圧を印加する回路であり、シフトレジスタ２２ａと、
ラッチ２２ｂと、アナログスイッチアレイ２２ｃとを有
している。この信号電極駆動回路２２では、データ信号
ＸＩが、クロックＣＫに基づいてシフトレジスタ２２ａ
により転送され、シフトレジスタ２２ａの各出力段から
出力されて、さらに負論理のラッチパルスＬＰに同期し
てラッチ２２ｂで保持される。

【００４９】ラッチ２２ｂに保持された値が有意（例え
ばハイレベル）のときに、アナログスイッチアレイ２２
ｃにより、その値が出力される信号ラインにつながる信
号電極Ｓ_iにアクティブ電圧Ｖ_S1が印加される。一方、
ラッチ２２ｂに保持された値が非有意（例えばローレベ
ル）のときに、アナログスイッチアレイ２１ｃにより、
その値が出力される信号ラインにつながる信号電極Ｓ_k
（ｋ≠ｊ）にノンアクティブ電圧Ｖ_S0が印加される。

【００５０】図１０（ｂ）に示すように、画素Ａ_ijに含
まれる液晶分子３１は、その長軸方向と垂直に自発分極
Ｐ_Sを有している。この液晶分子３１は、走査電極Ｌへ
の印加電圧と信号電極Ｓへの印加電圧との電位差により
発生する電界Ｅおよび自発分極Ｐ_Sのベクトル積に比例
した力を受けて、２倍のチルト角２θの頂角を持った円
錐３２の表面上を移動する。

【００５１】また、液晶分子３１は、図１０（ａ）に示
すように、電界Ｅにより軸３３まで移動させられると位
置Ｐ₁で安定した状態になり、電界Ｅにより軸３４まで
移動させられると位置Ｐ₂で安定した状態になる。この
ように、液晶分子３１は、２つの安定した状態をとると
いう性質を備えている。

【００５２】さらに、液晶分子３１が電界Ｅにより動か
されても、位置Ｐ₁・Ｐ₂が変化しない限り、元の安定
した状態へ戻ろうとする復元力が液晶分子３１に働く。

【００５３】そこで、図８に示す偏光板１０・１１の一
方の偏光軸を、軸３３・３４のいずれかと一致させるこ
とにより、２つの表示状態を得ることができる。すなわ
ち、一方の安定状態にある液晶分子３１を有する画素Ａ
_ijが明るい表示状態となり、他方の安定状態にある液晶
分子３１を有する画素Ａ_ijが暗い表示状態となる。

【００５４】液晶分子３１には、前記の電界Ｅによる力
の他に分子長軸の方向と分子短軸の方向との誘電率の差
である誘電異方性Δεおよび電界Ｅの二乗の積に比例し
た力が働く。したがって、液晶分子３１に働く力Ｆは、
次式により表される。

【００５５】Ｆ＝Ｋ₀×Ｐ_S×Ｅ＋Ｋ₁×Δε×Ｅ² なお、上式において、Ｋ₀およびＫ₁は定数である。

【００５６】このため、誘電率異方性Δεが負のＦＬＣ
材料が封入された液晶パネル１では、電界Ｅが増加すれ
ば、ある電界Ｅ_minで自発分極Ｐ_Sによる力の増加より
誘電異方性Δεが負であることの効果による力の増加が
大きくなり、液晶分子３１に働く力は、その電界Ｅ_min
で最大となる。また、メモリパルス幅は、液晶分子３１
に働く力に逆比例すると考えられるから、その電界Ｅ
_minで最小となる。

【００５７】この現象を利用したＦＬＣＤの駆動方法と
して、例えばＦＬＣ国際会議（１９９１）でDefence Re
search Agency から"The JOERS/Alvey Ferroelectric M
ultiplexing Scheme" として発表されたJOERS/Alvey 駆
動法（以降、Ｊ／Ａ駆動法と称する）がある。図１１に
その論文で示されているＢＤＨ社製のＦＬＣ材料である
ＳＣＥ８の電圧−メモリパルス幅の特性を示す。

【００５８】図１１において○でマーキングされたデー
タは、図１２（ａ）に示す±１０Ｖのバイアス電圧を重
畳しながら測定される。一方、図１１において＋でマー
キングされたデータは、図１２（ｂ）に示す±０Ｖのバ
イアス電圧を重畳しながら測定された。

【００５９】上記の駆動方法では、１画面のデータの書
き替えを２フィールドの走査により行う。まず、第１フ
ィールドでは、図１３（ａ）に示すように、選択電圧Ｖ
_CAを走査電極Ｌ_iへ印加するとき、電圧Ｖ_SCを信号電極
Ｓ_jへ印加することにより、電圧Ｖ_A-Cを画素Ａ_ijにお
ける液晶分子３１へ印加する。これにより、液晶分子３
１の安定状態が一方の安定状態に切り替えられる。

【００６０】第２フィールドでは、図１３（ｂ）に示す
ように、選択電圧Ｖ_CEを走査電極Ｌ_iへ印加するとき、
電圧Ｖ_SHを信号電極Ｓ_jへ印加することにより、電圧Ｖ
_E-Hを画素Ａ_ijにおける液晶分子３１へ印加する。これ
により、液晶分子３１の安定状態が保持される。

【００６１】液晶分子３１の安定状態を他方の安定状態
に切り替える場合は、まず、第１フィールドでは、図１
３（ａ）に示すように、選択電圧Ｖ_CAを走査電極Ｌ_iへ
印加するとき、電圧Ｖ_SGを信号電極Ｓ_jへ印加すること
により、電圧Ｖ_A-Gを画素Ａ_ijにおける液晶分子３１へ
印加する。これにより、液晶分子３１の安定状態を変化
させない。

【００６２】第２フィールドでは、図１３（ｂ）に示す
ように、選択電圧Ｖ_CEを走査電極Ｌ_iへ印加するとき、
電圧Ｖ_SDを信号電極Ｓ_jへ印加することにより、電圧Ｖ
_E-Dを画素Ａ_ijにおける液晶分子３１へ印加する。これ
により、液晶分子３１の安定状態が他方の安定状態に切
り替えられる。

【００６３】他の画素Ａ_kj（ｋ≠ｉ）における液晶分子
３１の安定状態を切り替えているときには、次のように
電圧を印加する。

【００６４】まず、第１フィールドでは、図１３（ａ）
に示すように、電圧Ｖ_SCまたは電圧Ｖ_SGを信号電極Ｓ_j
へ印加するとき、非選択電圧Ｖ_CBを走査電極Ｌ_iへ印加
することにより、電圧Ｖ_B-Cまたは電圧Ｖ_B-Gを画素Ａ
_ijにおける液晶分子３１へ印加する。第２フィールドで
は、図１３（ｂ）に示すように、電圧Ｖ_SDまたは電圧Ｖ
_SHを信号電極Ｓ_jへ印加するとき、非選択電圧Ｖ_CFを走
査電極Ｌ_iへ印加することにより、電圧Ｖ_F-Dまたは電
圧Ｖ_F-Hを画素Ａ_ijにおける液晶分子３１へ印加する。
これにより、液晶分子３１の安定状態は、信号電極Ｓ_j
への印加電圧がいずれの電圧であっても変化しない。

【００６５】上記の駆動方法が可能となるのは、次の条
件による。

【００６６】第１の条件は、図１３（ａ）（ｂ）に示す
電圧Ｖ_A-C・Ｖ_E-Dをそれぞれ決定する電圧レベル−Ｖ
_s＋Ｖ_d・Ｖ_s−Ｖ_dの絶対値が、液晶分子３１に働く
力が最大値の近辺となるような図１１に示す特性図にお
ける４０（Ｖ）近辺の電圧であること。第２の条件は、
図１３（ａ）（ｂ）に示す電圧Ｖ_A-G・Ｖ_E-Hをそれぞ
れ決定する電圧レベル−Ｖ_s−Ｖ_d・Ｖ_s＋Ｖ_dの絶対
値が、液晶分子３１に働く力が最大値から減少していく
領域である図１１に示す特性図における６０（Ｖ）近辺
の電圧であること。これにより、第１の条件の電圧によ
り液晶分子３１に働く力が、第２の条件の電圧により液
晶分子３１に働く力より大きくなる。

【００６７】また、上記の駆動方法が可能となるのは、
次の条件にもよる。

【００６８】電圧Ｖ_A-Cは、２つの電圧レベル−Ｖ_d・
−Ｖ_s＋Ｖ_dが同極性であり、電圧Ｖ_E-Dは、２つの電
圧レベルＶ_d・Ｖ_s−Ｖ_dが同極性である。一方、電圧
Ｖ_A- _Gは、２つの電圧レベルＶ_d・−Ｖ_s−Ｖ_dが逆極
性であり、電圧Ｖ_E-Hは、２つの電圧レベル−Ｖ_d・Ｖ
_s＋Ｖ_dが逆極性である。このため、同極性の場合、安
定状態の切り替えが容易な電圧レベル−Ｖ_s＋Ｖ_d・Ｖ
_s−Ｖ_dをとるのに対し、逆極性の場合、安定状態の切
り替えが同極性の場合より容易でない電圧レベル−Ｖ_s
−Ｖ_d・Ｖ_s＋Ｖ_dをとることになる。

【００６９】上記のＪ／Ａ駆動法を拡張した駆動方法と
しては、Liquid Crystals,1993,Vol.13,No.4,597-601に
おける"A new set of high matrix addressing schemes
forferroelectric liquid crystal displays" に開示
されているMalvern 駆動法が挙げられる。図１４に示す
ように、Ｊ／Ａ駆動法（図中、Ｊ／Ａ）は、列電圧波形
における選択電圧の幅をタイムスロットＴに等しく設定
するのに対し、Malvern-2 駆動法（図中、Ｍ−２）およ
びMalvern-3 駆動法（図中、Ｍ−３）は、選択電圧の幅
をそれぞれタイムスロットＴの２倍と３倍に等しく設定
している。

【００７０】マトリックス型表示装置としてＦＬＣＤを
用いる場合、前記のＪ／Ａ駆動法では、１画面のデータ
の書き替えに要する２フィールドの走査において、それ
ぞれ図１３（ａ）（ｂ）に示す波形の駆動電圧を印加す
る。これに対し、SID '92 における"Colour Digital Fe
rroelectric Liquid Crystal Displays For Laptop App
lications"に開示されている駆動方法では、図１５に示
すように、ブランキングパルスＢＰを用いることによ
り、１画面のデータの書き替えを第２フィールドだけで
行う。

【００７１】続いて、前記のように構成されるＦＬＣＤ
における走査方法について説明する。なお、以下に述べ
る各走査方法を他のマトリックス型表示装置にも適応で
きるのは言うまでもない。

【００７２】〔第１の走査方法〕まず、ｍ本の走査電極
Ｌ…を有するＦＬＣＤにおいて、１フレーム期間内で走
査電極Ｌ…をｎ回走査する場合の階調数Ｒと走査回数ｎ
との関係を求める。

【００７３】本走査方法では、前述の（１）式の関係が
成立するように、（３）式の条件を満足させるＲおよび
ｎを求める。

【００７４】例えば、Ｒが２である階調表示の場合で
は、ｎを２として各表示期間の時間比が１：２となると
き、Ｒ＝ｎとなるので（１）式が成り立たない。また、
ｎを３として時間比が１：２：４となるとき、（Ｒ＋Ｒ
²）／ｎ＝６／３＝２となるので、やはり（１）式が成
り立たない。さらに、ｎを４として時間比が１：２：
４：８となるとき、Ｒ²＝ｎとなるので、やはり（１）
式が成り立たない。これは、前述の従来の走査方法（図
２０参照）に相当する。

【００７５】Ｒが４である階調表示の場合では、ｎを２
として時間比が１：４となるとき、Ｒ／ｎ＝４／２＝２
となるので、（１）式が成り立たない。ｎを３として時
間比が１：４：１６となるとき、Ｒ、Ｒ²およびＲ＋Ｒ
²は、それぞれ４、１６、２０であるので（３）式の条
件を満足させ、かつともに３の倍数でない。したがっ
て、この場合、（４）式におけるＸが３の倍数でなけれ
ば（４）式を満足させることができる。

【００７６】このとき、ＲＯＴ₃（Ｘ）＝１または２ＲＯＴ₃（５Ｘ）＝２または１ＲＯＴ₃（２１Ｘ）＝０となって（１）式が成立する。

【００７７】また、この条件で（２）式にＲ＝４および
ｎ＝３を代入すれば、（１＋４＋１６）Ｘ＝２１Ｘ＝３（ｍ＋ｂ）となり、Ｘ＝（ｍ＋ｂ）／７となる。これにより、ｍ＋
ｂが７の倍数であれば、全ての条件が満足される。した
がって、Ｘ＝１のときｍ＋ｂ＝７、Ｘ＝２のときｍ＋ｂ
＝１４、…となる。

【００７８】そして、このようにＸを設定すると、第
１，第２，…，第ｎの各表示期間に対応するデータを第
ａ，第Ｘ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａの
それぞれの選択期間に表示する。

【００７９】ここで、図１にｍ＝７（ｂ＝０）の場合の
走査方法をパターン化して示す。

【００８０】図１の走査パターンでは、第１ないし第２
１選択期間が設けられ、走査電極Ｌ₁〜Ｌ₇において走
査される選択期間に走査の順番が１〜３にて示されてい
る。この走査パターンは、Ｘ＝１であることから、各走
査電極Ｌ₁〜Ｌ₇において第ａ，第１＋ａ，…，第５＋
ａのそれぞれの選択期間に表示が行われることを示して
いる。例えば、走査電極Ｌ₁では、ａ＝１として第１、
第２および第６選択期間に表示が行われる。また、走査
電極Ｌ₂では、ａ＝４として第４、第５および第９選択
期間に表示が行われる。

【００８１】このように、本走査方法では、時間比が
１：４：１６となる階調表示を正確に行うことができ
る。

【００８２】なお、上記の例では、７本の走査電極Ｓ…
を有するＦＬＣＤにおける走査方法について述べたが、
図１における走査電極Ｌ_iを走査電極Ｌ_20i〜Ｌ_20i+19
に置き換えることにより、１４０本の走査電極Ｌ…を有
するＦＬＣＤにおいても、同様な階調表示が可能であ
る。また、走査電極数、走査回数および時間比は、上記
の例に限定されないのは勿論である。

【００８３】〔第２の走査方法〕本走査方法では、ブラ
ンキング期間を設けており、前述の（５）式の関係に基
づいて走査を行う。

【００８４】まず、（７）式の条件を満足させれば、
（５）式の関係が成立する。例えば、Ｒ＝２およびｎ＝
２であり、各表示期間の時間比が１：２となる階調表示
の場合では、（７）式が、ＲＯＴ₂（Ｘ＋Ｙ）＝ＲＯＴ₂（２Ｘ＋Ｙ）≠０となる。この関係は、ｑ２＝（２−１）Ｘ＝Ｘのとき成り立つ。ここで、Ｘ＝０では表示することがで
きないので、ｑの代わりに正の整数αを導入して、ＸをＸ＝２α と表す。

【００８５】また、（９）式より、Ｘ＋Ｙおよび２の最
小公倍数Ｍが２（Ｘ＋Ｙ）と等しくなるには、Ｘ＋Ｙが
奇数でなければならない。したがって、Ｘ＋Ｙは、０以
上の整数βを導入して、Ｘ＋Ｙ＝２β＋１と表される。

【００８６】これにより、（６）式は、（１＋２）Ｘ＋２Ｙ＝Ｘ＋２（Ｘ＋Ｙ）＝２α＋２（２
β＋１）＝２（ｍ＋ｂ）となる。ここで、Ｘ＋Ｙ＝２β＋１＝５＞Ｘ＝α を満たすαは、 α＋２β＋１＝α＋５＝ｍ＋ｂ α＝ｍ＋ｂ−５となる。このようにαが特定されることで、ｍとＸとが
関連付けられる。

【００８７】すなわち、ｍ＋ｂ＝ｋ＋５（ｋは正の整
数）であれば、αは正の整数になる。例えば、ｂ＝０と
すると、ｋ＝２のときｍ＝７となり、これによりα＝２
となる。

【００８８】そして、このようにＸを設定すると、第
１，第２，…，第ｎの各表示期間に対応するデータを第
ａ，第Ｘ＋Ｙ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋
（ｎ−１）Ｙ＋ａのそれぞれの選択期間に表示する。

【００８９】ここで、図２にｍ＝７（ｂ＝０）の場合の
走査方法をパターン化して示す。

【００９０】図２の走査パターンでは、第１ないし第１
４選択期間が設けられ、走査電極Ｌ₁〜Ｌ₇において走
査される選択期間に走査の順番が１・２にて示されてい
る。この走査パターンは、Ｘ＝４およびＹ＝１であるこ
とから、各走査電極Ｌ₁〜Ｌ₇において第ａおよび第５
＋ａのそれぞれの選択期間に表示が行われることを示し
ている。例えば、走査電極Ｌ₁では、ａ＝１として第１
および第６選択期間に表示が行われる。また、走査電極
Ｌ₂では、ａ＝３として第３および第８選択期間に表示
が行われる。

【００９１】また、上記の走査パターンでは、表示が行
われるそれぞれの選択期間の直前の選択期間に、ブラン
キング期間が開始するタイミングをβにて示している。
したがって、その選択期間からブランキング期間が始ま
り、ブランキング期間が終了するまで走査電極Ｌ_iに消
去電圧が印加される。

【００９２】このように、本走査方法では、時間比が
１：２となる階調表示を正確に行うことができる。ま
た、ブランキング期間の長さを一定にすることができる
ので、その長さを短くすることにより、表示に関与しな
い期間を極めて短くすることができる。

【００９３】〔第３の走査方法〕本走査方法でも、前記
の第２の走査方法と同様に、ブランキング期間を設けて
いる。

【００９４】本走査方法では、Ｒ＝２およびｎ＝３であ
り、各表示期間の時間比が１：２：４となる階調表示を
行う。

【００９５】この場合、（７）式が、ＲＯＴ₃（Ｘ＋Ｙ）＝ＲＯＴ₃（２Ｘ＋Ｙ）＝ＲＯＴ₃
（４Ｘ＋Ｙ）≠０となる。この関係は、ｑ３＝（２−１）Ｘ＝Ｘのとき成り立つ。ここで、Ｘ＝０では表示することがで
きないので、ｑの代わりに正の整数αを導入して、ＸをＸ＝３α と表す。

【００９６】また、（９）式より、Ｘ＋Ｙおよび３の最
小公倍数Ｍが３（Ｘ＋Ｙ）と等しくなるには、Ｘ＋Ｙが
３の倍数でない値でなければならない。したがって、Ｘ
＋Ｙは、０以上の整数βを導入して、Ｘ＋Ｙ＝３β＋１または３β＋２と表される。

【００９７】これにより、Ｘ＋Ｙ＝３β＋１とする場
合、（６）式は、（１＋２＋４）Ｘ＋３Ｙ＝４Ｘ＋３（Ｘ＋Ｙ）＝４（３
α）＋３（３β＋１）＝３（ｍ＋ｂ）となる。ここで、Ｘ＋Ｙ＝３β＋１＝４＞Ｘ＝３α を満たすαは、４α＋３β＋１＝４α＋４＝ｍ＋ｂ α＝（ｍ＋ｂ−４）／４となる。このようにαが特定されることで、ｍとＸとが
関連付けられる。

【００９８】すなわち、ｍ＋ｂ＝４ｋ＋４（ｋは正の整
数）であれば、αは正の整数になる。例えば、ｂ＝０と
すると、ｋ＝１のときｍ＝８となり、これによりα＝１
となる。

【００９９】ここで、図３にｍ＝８（ｂ＝０）の場合の
走査方法をパターン化して示す。

【０１００】図３の走査パターンでは、第１ないし第２
４選択期間が設けられ、走査電極Ｌ₁〜Ｌ₈において走
査される選択期間に走査の順番が１〜３にて示されてい
る。この走査パターンは、Ｘ＝３およびＹ＝１であるこ
とから、各走査電極Ｌ₁〜Ｌ₈において第ａ、第４＋ａ
および第１１＋ａのそれぞれの選択期間に表示が行われ
ることを示している。表示が行われるそれぞれの選択期
間の直前の選択期間には、第２の走査方法と同様に、ブ
ランキング期間の開始するタイミングをβにて示してい
る。これは、以降の第４ないし第６の走査方法について
も同様である。

【０１０１】このように、本走査方法では、時間比が
１：２：４となる階調表示を正確に行うことができる。

【０１０２】〔第４の走査方法〕本走査方法でも、前記
の第２の走査方法と同様に、ブランキング期間を設けて
いる。

【０１０３】本走査方法では、Ｒ＝２およびｎ＝４であ
り、各表示期間の時間比が１：２：４：８となる階調表
示を行う。

【０１０４】この場合、（７）式が、ＲＯＴ₄（Ｘ＋Ｙ）＝ＲＯＴ₄（２Ｘ＋Ｙ）＝ＲＯＴ₄
（４Ｘ＋Ｙ）＝ＲＯＴ₄（８Ｘ＋Ｙ）≠０となる。この関係は、ｑ４＝（２−１）Ｘ＝Ｘのとき成り立つ。ここで、Ｘ＝０では表示することがで
きないので、ｑの代わりに正の整数αを導入して、ＸをＸ＝４α と表す。

【０１０５】また、（９）式より、Ｘ＋Ｙおよび４の最
小公倍数Ｍが４（Ｘ＋Ｙ）と等しくなるには、Ｘが４の
倍数であることおよびＸ＋Ｙが奇数であることを考慮し
なければならない。したがって、Ｘ＋Ｙは、０以上の整
数βを導入して、Ｘ＋Ｙ＝４β＋１または４β＋３と表される。

【０１０６】これにより、Ｘ＋Ｙ＝４β＋１とする場
合、（６）式は、（１＋２＋４＋８）Ｘ＋４Ｙ＝１１Ｘ＋４（Ｘ＋Ｙ）＝
１１（４α）＋４（４β＋１）＝４（ｍ＋ｂ）となる。ここで、Ｘ＋Ｙ＝４β＋１＝５＞Ｘ＝４α を満たすαは、１１α＋４β＋１＝１１α＋５＝ｍ＋ｂ α＝（ｍ＋ｂ−５）／１１となる。このようにαが特定されることで、ｍとＸとが
関連付けられる。

【０１０７】すなわち、ｍ＋ｂ＝１１ｋ＋５（ｋは正の
整数）であれば、αは正の整数になる。例えば、ｂ＝０
とすると、ｋ＝１のときｍ＝１６となり、これによりα
＝１となる。

【０１０８】ここで、図４にｍ＝１６（ｂ＝０）の場合
の走査方法をパターン化して示す。

【０１０９】図４の走査パターンでは、第１ないし第６
４選択期間が設けられ、走査電極Ｌ₁〜Ｌ₁₆において走
査される選択期間に走査の順番が１〜４にて示されてい
る。この走査パターンは、Ｘ＝４およびＹ＝１であるこ
とから、各走査電極Ｌ₁〜Ｌ₁₆において第ａ、第５＋ａ
および第１４＋ａのそれぞれの選択期間に表示が行われ
ることを示している。

【０１１０】このように、本走査方法では、時間比が
１：２：４：８となる階調表示を正確に行うことができ
る。

【０１１１】〔第５の走査方法〕本走査方法でも、前記
の第２の走査方法と同様に、ブランキング期間を設けて
いる。

【０１１２】本走査方法では、Ｒ＝４およびｎ＝２であ
り、各表示期間の時間比が１：４となる階調表示を行
う。

【０１１３】この場合、（７）式が、ＲＯＴ₂（Ｘ＋Ｙ）＝ＲＯＴ₂（４Ｘ＋Ｙ）≠０となる。この関係は、ｑ２＝（４−１）Ｘ＝３Ｘのとき成り立つ。ここで、Ｘ＝０では表示することがで
きないので、ｑの代わりに正の整数αを導入して、ＸをＸ＝２α／３と表す。

【０１１４】また、（９）式より、Ｘ＋Ｙおよび２の最
小公倍数Ｍが２（Ｘ＋Ｙ）と等しくなるには、Ｘ＋Ｙが
奇数でなければならない。したがって、Ｘ＋Ｙは、０以
上の整数βを導入して、Ｘ＋Ｙ＝２β＋１と表される。

【０１１５】これにより、（６）式は、（１＋４）Ｘ＋２Ｙ＝３Ｘ＋２（Ｘ＋Ｙ）＝３（２α／
３）＋２（２β＋１）＝２（ｍ＋ｂ）となる。ここで、Ｘ＋Ｙ＝２β＋１＝３＞Ｘ＝２α／３を満たすαは、 α＋２β＋１＝α＋３＝ｍ＋ｂ α＝（ｍ＋ｂ−３）となる。このようにαが特定されることで、ｍとＸとが
関連付けられる。

【０１１６】すなわち、ｍ＋ｂ＝ｋ＋３（ｋは正の整
数）であれば、αは正の整数になる。例えば、ｂ＝０と
すると、ｋ＝３のときｍ＝６となり、これによりα＝３
となる。

【０１１７】ここで、図５にｍ＝６（ｂ＝０）の場合の
走査方法をパターン化して示す。

【０１１８】図５の走査パターンでは、第１ないし第１
２選択期間が設けられ、走査電極Ｌ₁〜Ｌ₆において走
査される選択期間に走査の順番が１〜２にて示されてい
る。この走査パターンは、Ｘ＝２およびＹ＝１であるこ
とから、各走査電極Ｌ₁〜Ｌ₆において第ａおよび第３
＋ａのそれぞれの選択期間に表示が行われることを示し
ている。

【０１１９】このように、本走査方法では、時間比が
１：４となる階調表示を正確に行うことができる。

【０１２０】〔第６の走査方法〕本走査方法でも、前記
の第２の走査方法と同様に、ブランキング期間を設けて
いる。

【０１２１】本走査方法では、Ｒ＝４およびｎ＝３であ
り、各表示期間の時間比が１：４：１６となる階調表示
を行う。

【０１２２】この場合、（７）式が、ＲＯＴ₃（Ｘ＋Ｙ）＝ＲＯＴ₃（４Ｘ＋Ｙ）＝ＲＯＴ₃
（１６Ｘ＋Ｙ）≠０となる。この関係は、ｑ３＝（４−１）Ｘ＝３Ｘのとき成り立つ。ここで、Ｘ＝０では表示することがで
きないので、ｑの代わりに正の整数αを導入して、ＸをＸ＝α と表す。

【０１２３】また、（９）式より、Ｘ＋Ｙおよび３の最
小公倍数Ｍが３（Ｘ＋Ｙ）と等しくなるには、Ｘ＋Ｙが
３の倍数でない値でなければならない。したがって、Ｘ
＋Ｙは、０以上の整数βを導入して、Ｘ＋Ｙ＝３β＋１または３β＋２と表される。

【０１２４】これにより、Ｘ＋Ｙ＝３β＋１とする場
合、（６）式は、（１＋４＋１６）Ｘ＋３Ｙ＝１８Ｘ＋３（Ｘ＋Ｙ）＝１
８α＋３（３β＋１）＝３（ｍ＋ｂ）となる。ここで、本走査方法をＦＬＣＤに適用する都合
により、Ｘ＋Ｙ＝３β＋１＝７＞Ｘ＝α を満たすαは、６α＋３β＋１＝６α＋７＝ｍ＋ｂ α＝（ｍ＋ｂ−７）／６となる。このようにαが特定されることで、ｍとＸとが
関連付けられる。

【０１２５】すなわち、ｍ＋ｂ＝６ｋ＋７（ｋは正の整
数）であれば、αは正の整数になる。例えば、ｂ＝０と
すると、ｋ＝２のときｍ＝１９となり、これによりα＝
２となる。

【０１２６】ここで、図６にｍ＝１９（ｂ＝０）の場合
の走査方法をパターン化して示す。

【０１２７】図６の走査パターンでは、第１ないし第５
７選択期間が設けられ、走査電極Ｌ₁〜Ｌ₁₉において走
査される選択期間に走査の順番が１〜３にて示されてい
る。この走査パターンは、Ｘ＝２およびＹ＝５であるこ
とから、各走査電極Ｌ₁〜Ｌ₁₉において第ａ、第７＋ａ
および第２０＋ａのそれぞれの選択期間に表示が行われ
ることを示している。

【０１２８】このように、本走査方法では、時間比が
１：４：１６となる階調表示を正確に行うことができ
る。

【０１２９】ところで、ブランキング駆動法（図１５参
照）を前述のMalvern 駆動法（図１４参照）に適用した
ＦＬＣＤにおいて本走査方法を行わせる場合の走査電極
Ｌ₁〜Ｌ₉に印加される電圧の波形を図７に示す。な
お、図７において、横軸は時間ｔを表すとともに、図６
と同様に選択期間の番号を表す一方、縦軸は電圧Ｖを表
している。また、図７に記載されているストローブ電圧
は選択電圧と同意であり、ブランキング電圧は消去電圧
と同意である。

【０１３０】上記のような電圧を走査電極Ｌ…に印加す
るには、図９に示すＦＬＣＤに若干の変更を加える必要
がある。

【０１３１】図１６に示すように、本走査方法に適した
ＦＬＣＤは、走査電極駆動回路４１を備えている。この
走査電極駆動回路４１は、２ｂｉｔ用のシフトレジスタ
４１ａと、ラッチ２１ｂと同様のラッチ４１ｂと、４つ
の電圧を入力しうるアナログスイッチアレイ４１ｃとに
より構成されている。

【０１３２】上記の走査電極駆動回路４１においては、
２ｂｉｔの走査信号ＹＩが、クロックＣＫに基づいてシ
フトレジスタ４１ａにより転送される。負論理のラッチ
パルスＬＰが各選択期間の中央で有意になると、シフト
レジスタ４１ａ内のデータがラッチ４１ｂに保持され
る。

【０１３３】アナログスイッチアレイ４１ｃは、ラッチ
２１ｂに保持されたデータが“０”〜“３”のいずれで
あるかに応じて異なる電圧を出力する。データが“０”
のときは非選択電圧Ｖ_C0が出力される。データが“１”
のときは選択電圧Ｖ_C1が出力され、データが“２”のと
きは延長された選択電圧Ｖ_C2が出力される。データが
“３”のときは消去電圧Ｖ_C3が出力される。これらの電
圧は、上記の各値が出力される信号ラインにつながる走
査電極Ｌ_iに印加される。

【０１３４】上記のＦＬＣＤにおいて、例えば、第２０
選択期間における中央でラッチパルスＬＰが有意になる
とき、次のように、特定の走査電極Ｌ_iに対応するシフ
トレジスタ４１の出力段に上記のデータが割り当てられ
るように走査信号ＹＩを入力する。走査電極Ｌ₅にデー
タ“１”、走査電極Ｌ₂・Ｌ₉にデータ“３”、その他
の走査電極Ｌ…にデータ“０”を関連付ける。これによ
り、第２０および第２１選択期間にわたる期間Ｔ_aで
は、走査電極Ｌ₅へ選択電圧Ｖ_C1が印加され、走査電極
Ｌ₂・Ｌ₉へ消去電圧Ｖ_C3が印加される。

【０１３５】また、第２１選択期間における中央でラッ
チパルスＬＰが有意になるとき、次のように、上記と同
様にして、走査電極Ｌ₁にデータ“１”、走査電極Ｌ₇
・Ｌ₉にデータ“３”、その他の走査電極Ｌ…にデータ
“０”を関連付ける。これにより、第２１および第２２
選択期間にわたる期間Ｔ_bでは、走査電極Ｌ₁へ選択電
圧Ｖ_C1が印加され、走査電極Ｌ₇・Ｌ₉へ消去電圧Ｖ_C3
が印加される。

【０１３６】なお、図７から分かるように、ＦＬＣＤで
は、選択電圧（ストローブ電圧）および消去電圧（ブラ
ンキング電圧）に幅がある。したがって、表示期間がス
トローブ電圧の印加開始時、印加途中または印加停止時
のいずれから始まるのかが明確でない。また、表示期間
がブランキング電圧の印加開始時、印加途中または印加
停止時のいずれから始まるのかも明確でない。

【０１３７】このような場合、ブランキング電圧を印加
するタイミングを前後に移動させることにより、表示時
間の比率を修正することが可能である。

【０１３８】〔階調表示用のメモリ装置〕以下に説明す
るメモリ装置は、走査電極Ｌ…を１フレーム期間内に４
回走査し、第１，第２，第３，第４の各表示期間の時間
比がＸ：２Ｘ：４Ｘ：８Ｘとなるように階調表示を行う
ためにデータを記憶する回路である。本メモリ装置は、
前述の第１および第２の走査方法を実現するＦＬＣＤに
適用が可能であり、他に、従来技術を含めた全ての時分
割階調表示方法に適用可能である。

【０１３９】本メモリ装置は、図１７に示すように、デ
ータセレクタ５１・５２と、ＲＡＭ５３〜５６とを備え
ている。

【０１４０】データセレクタ５１は、４つの入力および
４つの出力を有しており、４つの入力データＤＩ_A・Ｄ
Ｉ_B・ＤＩ_C・ＤＩ_Dをセレクト信号ＩＳによりメモリ
ブロックとしてのＲＡＭ５３〜５６に振り分けて出力す
るようになっている。入力データＤＩ_A・ＤＩ_B・ＤＩ
_C・ＤＩ_Dは、それぞれ、第１〜第４ｂｉｔに対応して
おり、図１８に示すように末尾がＡ〜Ｄとなっている。

【０１４１】例えば、“０００Ａ”は、走査電極Ｌ₁の
第１画素に与えられる第１ｂｉｔのデータを表し、“０
０３Ｄ”は、走査電極Ｌ₁の第４画素に与えられる第４
ｂｉｔのデータを表している。また、“０１１Ｂ”は、
走査電極Ｌ₂の第２画素に与えられる第２ｂｉｔのデー
タを表し、“０１３Ｃ”は、走査電極Ｌ₂の第４画素に
与えられる第３ｂｉｔのデータを表している。

【０１４２】ＲＡＭ５３〜５６には、それぞれ入力アド
レスＩＡ₁〜ＩＡ₄および出力アドレスＯＡ₁〜ＯＡ₄
が与えられる。入力アドレスＩＡ₁〜ＩＡ₄および出力
アドレスＯＡ₁〜ＯＡ₄は、１桁目、２桁目および４桁
目が次のようにして対応付けられている。１桁目は、第
１ないし第４画素のデータに対し“０”となり、第５な
いし第８画素のデータに対し“１”となる。２桁目は、
走査電極Ｌ₁〜Ｌ₁₆に対しそれぞれ“０”〜“Ｆ”とな
る。４桁目は、第１ないし第４ｂｉｔに対しそれぞれ
“０”〜“３”となる。また、ＲＡＭ５３〜５６は、ラ
イトイネーブル信号ＷＥにより書き込みが指定され、リ
ードイネーブル信号ＲＥにより読み出しが指定されるよ
うになっている。

【０１４３】データセレクタ５２は、４つの入力および
４つの出力を有しており、ＲＡＭ５３〜５６からのデー
タがそれぞれの画素毎に分けて出力するようになってい
る。詳しくは、第１および第５画素のデータは出力デー
タＤＯ₀として出力され、第２および第６画素のデータ
は出力データＤＯ₁として出力され、第３および第７画
素のデータは出力データＤＯ₂として出力され、第４お
よび第８画素のデータは出力データＤＯ₃として出力さ
れる。

【０１４４】上記の構成では、入力データＤＩ_A・ＤＩ
_B・ＤＩ_C・ＤＩ_Dが、データセレクタ５１によりＲＡ
Ｍ５３〜５６に振り分けられ、図１８に示すように、入
力アドレスＩＡ₁・ＩＡ₂・ＩＡ₃・ＩＡ₄でＲＡＭ５
３〜５６に書き込まれる。このとき、第１の表示期間に
対応した入力データＤＩ_Aは、ＲＡＭ５３・５４・５５
・５６の順に書き込まれる。第２の表示期間に対応した
入力データＤＩ_Bは、ＲＡＭ５４・５５・５６・５３の
順に書き込まれる。第３の表示期間に対応した入力デー
タＤＩ_Cは、ＲＡＭ５５・５６・５３・５４の順に書き
込まれる。第４の表示期間に対応した入力データＤＩ_D
は、ＲＡＭ５６・５３・５４・５５の順に書き込まれ
る。

【０１４５】また、入力アドレスＩＡ₁・ＩＡ₂・ＩＡ
₃・ＩＡ₄としては、それぞれ走査電極Ｌ₁・Ｌ₂・…
に与えられる第１ないし第８画素のデータに対し８つの
アドレスが用意される。また、第１ないし第４画素のデ
ータには、同じアドレスが割り当てられ、第５ないし第
８画素のデータには、同じであるが第１ないし第４画素
のデータと異なるアドレスが割り当てられる。

【０１４６】次いで、図１９に示すように、ＲＡＭ５３
〜５６に出力アドレスＯＡ₁・ＯＡ₂・ＯＡ₃・ＯＡ₄
が与えられると、ＲＡＭ５３〜５６からデータが読み出
される。このとき、出力アドレスＯＡ₁・ＯＡ₂・ＯＡ
₃・ＯＡ₄としては、同じアドレスが同時に与えられ
る。これにより、データがＲＡＭ５３〜５６から走査電
極Ｌ₁・Ｌ₂・…における各ｂｉｔ毎にまとめて出力さ
れる。そして、ＲＡＭ５３〜５６からのデータは、デー
タセレクタ５２により画素毎に振り分けられて、出力デ
ータＤＯ₀〜ＤＯ₃として出力され、図９に示すデータ
信号ＸＩとなる。

【０１４７】上記のように、第１ないし第４の表示期間
のそれぞれに対応する第１ないし第４ｂｉｔのデータを
ＲＡＭ５３〜５６に書き込んでおけば、読み出すときに
同じアドレスを与えることにより、表示期間に対応する
ｂｉｔのデータがまとめて出力される。例えば、出力ア
ドレスが“００００”の場合、第１の表示期間に対応す
る第１ｂｉｔのデータがＲＡＭ５３〜５６から同時に出
力される。

【０１４８】上記のメモリ装置は、図２０に示すように
構成されるマトリックス型表示装置において、メモリ装
置５７として設けられる。メモリ装置５７から出力され
た階調データは、図１６のように構成されるＦＬＣＤ５
８にデータＸＩとして入力される。なお、メモリ装置５
７のアドレス等の制御信号およびＦＬＣＤ５８に必要な
他の制御信号は制御回路５９より供給される。

【０１４９】図１８に示すように、第１ｂｉｔのデータ
に着目すれば、入力側では１走査電極当たりに８つのア
ドレスが必要であったが、出力側では１走査電極当たり
に２つのアドレスだけでよい。これは、他のｂｉｔでも
同様である。したがって、第１ないし第４の表示期間に
それぞれ対応する４つの２階調データをｂｉｔ毎にまと
めて読み出すことにより、２階調表示可能なメモリ性を
有するマトリックス型表示装置において、走査電極を１
フレーム期間内に４回走査して、各表示期間がＸ：２
Ｘ：４Ｘ：８Ｘとなる時分割表示を行うことができる。

【０１５０】なお、上記の例では、走査電極Ｌ…を１フ
レーム期間内に４回走査する走査方法について説明した
が、走査回数は、上記の例に限定されることはない。

【０１５１】また、上記の例では、１フレーム期間内に
４回走査するのに最も適したメモリ構成として、独立に
アドレスが入力可能な４個のメモリを用いた場合のデー
タ制御方法について説明した。しかし、効率が低下して
も差し支えなければ、例えば、図２１に示すように、独
立にアドレスが入力可能な２組のＲＡＭ６３・６４およ
びＲＡＭ６５・６６を用いてもよい。

【０１５２】この場合、図２２に示す入力アドレスが入
力されると、データセレクタ６１で分配されたデータが
ＲＡＭ６３〜６４に記憶される。また、図２３に示す出
力アドレスが入力されると、ＲＡＭ６３〜６４からデー
タが読み出され、データセレクタ６２を介して出力デー
タＤＯ₀・ＤＯ₁として出力される。

【０１５３】このような構成では、前述の構成と同様に
時分割階調表示用のメモリ装置を構成することができ
る。

【０１５４】ここで、図２３に示す出力アドレスと図１
９に示す出力アドレスとを比較すれば、１走査電極分の
データを読み出すのに必要なアドレス数は、図２１に示
す構成が図１７に示す構成の２倍になる。しかし、図２
１に示す構成によっても、従来の構成に比べればアドレ
ス数は１／２となる。

【０１５５】

【発明の効果】以上のように、本発明のマトリックス型
表示装置の駆動方法は、階調数Ｒ（Ｒは２以上の整数）
で階調表示が可能なメモリ性とｍ本の走査電極とを有す
るマトリックス型表示装置において、上記の走査電極を
１フレーム期間内にｎ（ｎは２以上の整数）回走査し、
第１，第２，…，第ｎの表示期間の時間比がＸ：ＲＸ：
…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように時分割表示
を行うマトリックス型表示装置の駆動方法であって、ａ
（ａは０以上の整数）をｎで除した余りをＲＯＴ
_n（ａ）として、ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ）ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０なる関係が成り立つようにＲおよびｎを特定し、ｂを０
以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＝ｎ（ｍ＋ｂ）なる関係が成り立つようにＸを設定し、第１，第２，
…，第ｎの各表示期間に対応するデータを第ａ，第Ｘ＋
ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａのそれぞれの
選択期間に表示する方法である。

【０１５６】これにより、ｄ番目の走査電極において、
第１，第２，…，第ｎの各表示期間に対応するデータ
が、それぞれ第ｄ×ｎ＋ａの選択期間，第ｄ×ｎ＋Ｘ＋
ａの選択期間，…，第ｄ×ｎ＋（１＋Ｒ＋…＋Ｒ^n-2）
Ｘ＋ａの選択期間に表示される。このような表示によれ
ば、第１，第２，…，第ｎの各表示期間に対応するデー
タは、必ず第ｄ×ｎ＋ａ，第ｅ×ｎ＋Ｘ＋ａ，…，第ｆ
×ｎ＋（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａの選択期間に表示
される。それゆえ、これらのデータに対応する選択期間
が相互に重なることなく、ｍ本の走査電極を走査するこ
とができる。したがって、各表示期間の時間比が厳密に
Ｘ：ＲＸ：…：Ｒ^n-1Ｘとなる階調表示を行うことがで
き、表示品位を向上させることができるという効果を奏
する。

【０１５７】本発明の他のマトリックス型表示装置の駆
動方法は、階調数Ｒ（Ｒは２以上の整数）で階調表示が
可能なメモリ性とｍ本の走査電極とを有するマトリック
ス型表示装置において、上記の走査電極を１フレーム期
間内にｎ（ｎは２以上の整数）回走査し、第１，第２，
…，第ｎの表示期間の時間比がＸ：ＲＸ：…：Ｒ^n-1Ｘ
（Ｘは正の整数）となるように時分割表示を行うマトリ
ックス型表示装置の駆動方法であって、ａ（ａは０以上
の整数）をｎで除した余りをＲＯＴ_n（ａ）として、Ｘ
＋Ｙを１以上の整数とするとき、ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（Ｘ＋Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋（ｎ−１）Ｙ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋（ｎ−１）Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０なる関係が成り立つようにＲおよびｎを特定し、ｂを０
以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋ｎＹ＝ｎ（ｍ＋ｂ）なる関係が成り立つようにＸおよびＹを設定し、第１，
第２，…，第ｎの各表示期間に対応するデータを第ａ，
第Ｘ＋Ｙ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋（ｎ
−１）Ｙ＋ａのそれぞれの選択期間に表示する方法であ
る。

【０１５８】これにより、ｄ番目の走査電極において、
第１，第２，…，第ｎの各表示期間に対応するデータ
が、それぞれ第ｄ×ｎ＋ａの選択期間，第ｄ×ｎ＋Ｘ＋
Ｙ＋ａの選択期間，…，第ｄ×ｎ＋（１＋Ｒ＋…＋Ｒ
^n-2）Ｘ＋（ｎ−１）Ｙ＋ａの選択期間に表示される。
このような表示によれば、第１，第２，…，第ｎの各表
示期間に対応するデータは、必ず第ｄ×ｎ＋ａ，第ｅ×
ｎ＋Ｘ＋Ｙ＋ａ，…，第ｆ×ｎ＋（１＋Ｒ＋…＋
Ｒ^n-2）Ｘ＋（ｎ−１）Ｙ＋ａ番目の選択期間に表示さ
れる。それゆえ、これらのデータに対応する選択期間が
相互に重なることなく、ｍ本の走査電極を走査すること
ができる。また、ブランキング期間をＹに割り当てるこ
とにより、明るさに寄与しない期間を極力短くすること
ができる。したがって、各表示期間の時間比が厳密に
Ｘ：ＲＸ：…：Ｒ^n-1Ｘとなる階調表示を行うことがで
き、表示品位を向上させることができるという効果を奏
する。

【０１５９】本発明のさらに他のマトリックス型表示装
置の駆動方法は、階調数Ｒ（Ｒは２以上の整数）で階調
表示が可能なメモリ性と複数の走査電極と複数の信号電
極とを有するマトリックス型表示装置において、上記の
走査電極を１フレーム期間内にｎ（ｎは２以上の整数）
回走査し、第１，第２，…，第ｎの表示期間の時間比が
Ｘ：ＲＸ：…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように
時分割表示を行うマトリックス型表示装置の駆動方法で
あって、各走査電極に対応する第１，第２，…，第ｎの
表示期間の階調表示データを複数のメモリブロックに記
憶させ、これらのメモリブロックから階調表示データを
各走査電極における各表示期間毎にまとめて出力させて
上記信号電極に与える方法である。

【０１６０】このように、階調表示データを各走査電極
における各表示期間毎にまとめて出力させれば、各表示
期間におけるメモリブロックからの階調表示データ読み
出し回数を少なくすることができる。これにより、任意
の表示期間に対応した階調表示データを高速に信号電極
に提供することができる。したがって、時分割階調表示
を良好に行うことができるという効果を奏する。

【０１６１】本発明のマトリックス型表示装置は、階調
数Ｒ（Ｒは２以上の整数）で階調表示が可能なメモリ性
と複数の走査電極と複数の信号電極とを有し、上記の走
査電極を１フレーム期間内にｎ（ｎは２以上の整数）回
走査し、第１，第２，…，第ｎの表示期間の時間比が
Ｘ：ＲＸ：…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように
時分割表示を行うマトリックス型表示装置であって、独
立したアドレスの入力が可能であるとともに各信号電極
に与えられる階調表示データを各走査電極における各表
示期間毎に共通するアドレスで記憶し、読み出した階調
表示データを上記信号電極に与える複数のメモリブロッ
クと、第１，第２，…，第ｎの表示期間毎の階調表示デ
ータを上記メモリブロックに分配する分配手段とを備え
ている構成である。

【０１６２】これにより、各メモリブロックに各走査電
極における各表示期間毎に共通するアドレスを同時に与
えれば、走査電極の走査が行われる際に、各走査電極に
対応する階調表示データを表示期間毎にまとめて読み出
すことができる。それゆえ、各表示期間におけるメモリ
ブロックからの階調表示データ読み出し回数を少なくす
ることができ、任意の表示期間に対応した階調表示デー
タを高速に信号電極に提供することができる。したがっ
て、時分割階調表示を良好に行うことができるという効
果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るＦＬＣＤにおける
第１の走査方法による走査パターンを示す説明図であ
る。

【図２】本発明の実施の一形態に係るＦＬＣＤにおける
第２の走査方法による走査パターンを示す説明図であ
る。

【図３】本発明の実施の一形態に係るＦＬＣＤにおける
第３の走査方法による走査パターンを示す説明図であ
る。

【図４】本発明の実施の一形態に係るＦＬＣＤにおける
第４の走査方法による走査パターンを示す説明図であ
る。

【図５】本発明の実施の一形態に係るＦＬＣＤにおける
第５の走査方法による走査パターンを示す説明図であ
る。

【図６】本発明の実施の一形態に係るＦＬＣＤにおける
第６の走査方法による走査パターンを示す説明図であ
る。

【図７】上記第６の走査方法を実行する際に走査電極Ｌ
₁〜Ｌ₉に印加される電圧の波形を示す波形図である。

【図８】本発明の実施の一形態に係るＦＬＣＤに設けら
れる液晶パネルの構成を示す断面図である。

【図９】上記の液晶パネルを含むＦＬＣＤの要部の構成
を示す平面図である。

【図１０】上記の液晶パネルに封入される強誘電性液晶
の分子の振る舞いを示す平面図および斜視図である。

【図１１】上記強誘電性液晶のスイッチング特性を示す
グラフである。

【図１２】図１１のスイッチング特性を測定する際に用
いるパルス電圧の波形を示す波形図である。

【図１３】上記ＦＬＣＤの駆動方法として好適なJOERS/
Alvey 駆動法における第１および第２フィールドでの駆
動電圧の波形を示す波形図である。

【図１４】上記ＦＬＣＤに適用されるMalvern 駆動法に
おける列電圧およびJOERS/Alvey駆動法における列電圧
を示す波形図である。

【図１５】上記ＦＬＣＤに適用されるブランキング駆動
法における非スイッチング状態およびスイッチング状態
での駆動電圧の波形を示す波形図である。

【図１６】上記第６の走査方法に適したＦＬＣＤの要部
の構成を示す平面図である。

【図１７】本発明の実施の一形態に係るマトリックス型
表示装置において時分割階調表示のための走査方法に適
した配列でデータを出力するメモリ装置の構成を示すブ
ロック図である。

【図１８】上記メモリ装置への入力データおよび入力ア
ドレスを示す説明図である。

【図１９】上記メモリ装置からの出力データおよび出力
アドレスを示す説明図である。

【図２０】図１７のメモリ装置を含むマトリックス型表
示装置の構成を示すブロック図である。

【図２１】図１７のメモリ装置に代わる他のメモリ装置
の構成を示すブロック図である。

【図２２】図２１のメモリ装置への入力データおよび入
力アドレスを示す説明図である。

【図２３】図２１のメモリ装置からの出力データおよび
出力アドレスを示す説明図である。

【図２４】従来のＦＬＣＤにおける走査パターンを示す
説明図である。

【符号の説明】

５３〜５６ＲＡＭ（メモリブロック）５１データセレクタ（分配手段）Ｌ走査電極Ｓ信号電極

───────────────────────────────────────────────────── フロントページの続き (71)出願人 390040604 イギリス国ＴＨＥＳＥＣＲＥＴＡＲＹＯＦＳＴＡＴＥＦＯＲＤＥＦＥＮＣＥＩＮＨＥＲＢＲＩＴＡＮＮＩＣＭＡＪＥＳＴＹ’ＳＧＯＶＥＲＮＭＥＮＴＯＦＴＨＥＵＮＥＴＥＤＫＩＮＧＤＯＭＯＦＧＲＥＡＴＢＲＩＴＡＩＮＡＮＤＮＯＲＴＨＥＲＮＩＲＥＬＡＮＤイギリス国、ジー・ユー・14・６・テイー・デイー、ハンツ、フアーンボロー（番地なし) (72)発明者沼尾孝次大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者冨沢一成大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】階調数Ｒ（Ｒは２以上の整数）で階調表示
が可能なメモリ性とｍ本の走査電極とを有するマトリッ
クス型表示装置において、上記の走査電極を１フレーム
期間内にｎ（ｎは２以上の整数）回走査し、第１，第
２，…，第ｎの表示期間の時間比がＸ：ＲＸ：…：Ｒ
^n-1Ｘ（Ｘは正の整数）となるように時分割表示を行う
マトリックス型表示装置の駆動方法であって、ａ（ａは０以上の整数）をｎで除した余りをＲＯＴ
_n（ａ）として、ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ）ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０なる関係が成り立つようにＲおよびｎを特定し、ｂを０以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＝ｎ（ｍ＋ｂ）なる関係が成り立つようにＸを設定し、第１，第２，…，第ｎの各表示期間に対応するデータを
第ａ，第Ｘ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋ａ
のそれぞれの選択期間に表示することを特徴とするマト
リックス型表示装置の駆動方法。
【請求項２】上記マトリックス型表示装置は、走査電極
１本がｇ（ｇは２以上の整数）本の走査電極群に置き換
えられることによりｇ×ｍ本の走査電極を有し、１選択
期間に上記走査電極群を走査することを特徴とする請求
項１に記載のマトリックス型表示装置の駆動方法。
【請求項３】Ｒおよびｎを特定する際に、ｐｎ≠Ｒ，Ｒ²，Ｒ＋Ｒ²，…および１＋Ｒ＋…＋Ｒ
^n-1 およびＲＯＴ_n（Ｘ）＝ＲＯＴ_n（ＲＸ）＝ＲＯＴ_n（Ｒ
²Ｘ）＝…＝ＲＯＴ_n（Ｒ^n-2Ｘ）＝ＲＯＴ_n（Ｒ^n-1
Ｘ）≠０という条件を導入することを特徴とする請求項１または
２に記載のマトリックス型表示装置の駆動方法。
【請求項４】階調数Ｒ（Ｒは２以上の整数）で階調表示
が可能なメモリ性とｍ本の走査電極とを有するマトリッ
クス型表示装置において、上記の走査電極を１フレーム
期間内にｎ（ｎは２以上の整数）回走査し、第１，第
２，…，第ｎの表示期間の時間比がＸ：ＲＸ：…：Ｒ
^n-1Ｘ（Ｘは正の整数）となるように時分割表示を行う
マトリックス型表示装置の駆動方法であって、ａ（ａは０以上の整数）をｎで除した余りをＲＯＴ
_n（ａ）として、Ｘ＋Ｙを１以上の整数とするとき、ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ＲＯＴ_n（Ｘ＋Ｙ）≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（Ｘ＋Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋（ｎ−１）Ｙ）＝０ＲＯＴ_n（（１＋Ｒ）Ｘ＋２Ｙ) ≠ＲＯＴ_n（（１＋Ｒ＋Ｒ²）Ｘ＋３Ｙ） … ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-2）Ｘ＋（ｎ−１）Ｙ） ≠ＲＯＴ_n（（１＋Ｒ＋…＋Ｒ^n-1）Ｘ）＝０なる関係が成り立つようにＲおよびｎを特定し、ｂを０以上の整数とするとき、（１＋Ｒ＋…＋Ｒ^n-1）Ｘ＋ｎＹ＝ｎ（ｍ＋ｂ）なる関係が成り立つようにＸおよびＹを設定し、第１，第２，…，第ｎの各表示期間に対応するデータを
第ａ，第Ｘ＋Ｙ＋ａ，…，第（１＋Ｒ＋…＋Ｒ^n-2）Ｘ
＋（ｎ−１）Ｙ＋ａのそれぞれの選択期間に表示するこ
とを特徴とするマトリックス型表示装置の駆動方法。
【請求項５】上記マトリックス型表示装置は、走査電極
１本がｇ（ｇは２以上の整数）本の走査電極群に置き換
えられることによりｇ×ｍ本の走査電極を有し、１選択
期間に上記走査電極群を走査することを特徴とする請求
項４に記載のマトリックス型表示装置の駆動方法。
【請求項６】Ｒおよびｎを特定する際に、ｑｎ＝（Ｒ−１）ＸおよびＲＯＴ_n（Ｘ＋Ｙ）＝ＲＯＴ_n（ＲＸ＋Ｙ）＝ＲＯＴ_n
（Ｒ²Ｘ＋Ｙ）＝…＝ＲＯＴ_n（Ｒ^n-2Ｘ＋Ｙ）＝ＲＯ
Ｔ_n（Ｒ^n-1Ｘ＋Ｙ）≠０という条件を導入するとともに、ＸおよびＹを設定する
際に、Ｘ＋Ｙおよびｎの最小公倍数をＭとするときのＭ＝ｎ（Ｘ＋Ｙ）という条件を導入することを特徴とする請求項４または
５に記載のマトリックス型表示装置の駆動方法。
【請求項７】上記マトリックス型表示装置として強誘電
性液晶表示装置を用いていることを特徴とする請求項１
ないし６のいずれかに記載のマトリックス型表示装置の
駆動方法。
【請求項８】階調数Ｒ（Ｒは２以上の整数）で階調表示
が可能なメモリ性と複数の走査電極と複数の信号電極と
を有するマトリックス型表示装置において、上記の走査
電極を１フレーム期間内にｎ（ｎは２以上の整数）回走
査し、第１，第２，…，第ｎの表示期間の時間比がＸ：
ＲＸ：…：Ｒ^n-1Ｘ（Ｘは正の整数）となるように時分
割表示を行うマトリックス型表示装置の駆動方法であっ
て、各走査電極に対応する第１，第２，…，第ｎの表示期間
の階調表示データを複数のメモリブロックに記憶させ、
これらのメモリブロックから階調表示データを各走査電
極における各表示期間毎にまとめて出力させて上記信号
電極に与えることを特徴とするマトリックス型表示装置
の駆動方法。
【請求項９】階調数Ｒ（Ｒは２以上の整数）で階調表示
が可能なメモリ性と複数の走査電極と複数の信号電極と
を有し、上記の走査電極を１フレーム期間内にｎ（ｎは
２以上の整数）回走査し、第１，第２，…，第ｎの表示
期間の時間比がＸ：ＲＸ：…：Ｒ^n-1Ｘ（Ｘは正の整
数）となるように時分割表示を行うマトリックス型表示
装置であって、独立したアドレスの入力が可能であるとともに各信号電
極に与えられる階調表示データを各走査電極における各
表示期間毎に共通するアドレスで記憶し、読み出した階
調表示データを上記信号電極に与える複数のメモリブロ
ックと、第１，第２，…，第ｎの表示期間毎の階調表示データを
上記メモリブロックに分配する分配手段とを備えている
ことを特徴とするマトリックス型表示装置。