JPS6277793A - デジタル25Hzオフセツト発生器 - Google Patents
デジタル25Hzオフセツト発生器Info
- Publication number
- JPS6277793A JPS6277793A JP61210850A JP21085086A JPS6277793A JP S6277793 A JPS6277793 A JP S6277793A JP 61210850 A JP61210850 A JP 61210850A JP 21085086 A JP21085086 A JP 21085086A JP S6277793 A JPS6277793 A JP S6277793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveforms
- signal
- binary
- blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Semiconductor Lasers (AREA)
- Lock And Its Accessories (AREA)
- Details Of Television Scanning (AREA)
- Steroid Compounds (AREA)
- Control Of Eletrric Generators (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
本発明はテレビジョン信号のようなビデオ信号の磁気記
録/再生の分骨に関する。
録/再生の分骨に関する。
(発明の概要)
本発明はテレビジョンブランキング情報の発生に関しよ
り詳細には情報がデジタル対アナログ変換の後に直交的
に(オーソゴナル)K現われるようにするダイナミック
オフセット回路によJPALブランキング領域情報のデ
ジタル発生に関する。
り詳細には情報がデジタル対アナログ変換の後に直交的
に(オーソゴナル)K現われるようにするダイナミック
オフセット回路によJPALブランキング領域情報のデ
ジタル発生に関する。
(従来技術の説明)
テレビジョンスタジオにおいであるいは記録媒体又は通
信衛星のような他のノイズが多いソースからデジタル的
にサンプリングされたビデオ信号を他に回復する時に、
新たなビデオブランキング、同期及びバーストタイミン
グ情報を再び挿入する事が必要である。すなわち、この
ようなビデオ処理において、すべての同期情報の有効ビ
デオ信号に対する適切な関係を維持するために、同期発
生器がビデオ同期ブランキング及びバースト信号を与え
るために使用される。
信衛星のような他のノイズが多いソースからデジタル的
にサンプリングされたビデオ信号を他に回復する時に、
新たなビデオブランキング、同期及びバーストタイミン
グ情報を再び挿入する事が必要である。すなわち、この
ようなビデオ処理において、すべての同期情報の有効ビ
デオ信号に対する適切な関係を維持するために、同期発
生器がビデオ同期ブランキング及びバースト信号を与え
るために使用される。
NTSCカラーテレビジョン規準を使用する方式におい
て、テレビジョン信号のカラーサブキャリアと水平同期
との両信号間で直接的な関係があるために、これら信号
間の位相関係を維持する事は比較的簡単である。すなわ
ち一つの信号が他の物から直接的に発生され、これら信
号間の一定の位相関係が容易に再現される。
て、テレビジョン信号のカラーサブキャリアと水平同期
との両信号間で直接的な関係があるために、これら信号
間の位相関係を維持する事は比較的簡単である。すなわ
ち一つの信号が他の物から直接的に発生され、これら信
号間の一定の位相関係が容易に再現される。
しかしながら、PAL規準においては水平周波数とカラ
ーサブキャリア周波数との間の関係がFSC=1135
/4Fh+25 (ここで、Fscはカラーサブキャ
リア周波数で6.9 、Fhは水平同期周波数である。
ーサブキャリア周波数との間の関係がFSC=1135
/4Fh+25 (ここで、Fscはカラーサブキャ
リア周波数で6.9 、Fhは水平同期周波数である。
)で表わされるようにかなり複雑である。この関係はP
AL規準において使用される25Hzのオフセットの結
果である。
AL規準において使用される25Hzのオフセットの結
果である。
より簡単に言えば、標準的な矩形のテレビジョン画像に
おいて、同期及びバーストのような水平ブランキング情
報は画像の左手側にそって垂直ラインに直交的に関連し
ている。NT8Cカラーテレビジョン規準においては、
水平周波数とカラーサブキャリア周波数との間に一定の
周波数関係があるために、直交するブランキング領域の
形態は容易に達成される。すなわち、すべてのブランキ
ング領域の情報のタイミングはビデオ信号がアナログ又
はデジタル域で処理されているかどうかにかかわらず、
実際には垂直ラインで始まる。
おいて、同期及びバーストのような水平ブランキング情
報は画像の左手側にそって垂直ラインに直交的に関連し
ている。NT8Cカラーテレビジョン規準においては、
水平周波数とカラーサブキャリア周波数との間に一定の
周波数関係があるために、直交するブランキング領域の
形態は容易に達成される。すなわち、すべてのブランキ
ング領域の情報のタイミングはビデオ信号がアナログ又
はデジタル域で処理されているかどうかにかかわらず、
実際には垂直ラインで始まる。
同様に、PAL規準において、もしビデオ信号がアナロ
グ域で処理されているならば、直交するブランキング領
域の形態も容易に達成される。
グ域で処理されているならば、直交するブランキング領
域の形態も容易に達成される。
すなわちアナログ信号はサンプリングされておらずかつ
固有に連続信号であるために、同期ブランキング及びバ
ーストエツジは直交的な形態で容易に発生される。しか
しながら、PALエンコードされたビデオ信号がデジタ
ル域で完全に処理される時には問題が生じる。
固有に連続信号であるために、同期ブランキング及びバ
ーストエツジは直交的な形態で容易に発生される。しか
しながら、PALエンコードされたビデオ信号がデジタ
ル域で完全に処理される時には問題が生じる。
現在使用されている時間軸補正器(TBC)、デジタル
ビデオテープレコーダ(VTR)等のものは特に処理増
巾器及びD/A変換器部分においてアナログ手段により
ビデオ信号の種々の部分を典型的に処理している。この
ような方式において、ビデオ信号は典型的にはデジタル
対アナログ(D/A)変換を代表する種々の複雑なデジ
タル処理を含む路を通る。しかしながら種々のタイミン
グ信号は別のチャンネルにおいて処理され、デジタルビ
デオ信号処理に関連しない他のアナログ処理を受ける。
ビデオテープレコーダ(VTR)等のものは特に処理増
巾器及びD/A変換器部分においてアナログ手段により
ビデオ信号の種々の部分を典型的に処理している。この
ような方式において、ビデオ信号は典型的にはデジタル
対アナログ(D/A)変換を代表する種々の複雑なデジ
タル処理を含む路を通る。しかしながら種々のタイミン
グ信号は別のチャンネルにおいて処理され、デジタルビ
デオ信号処理に関連しない他のアナログ処理を受ける。
したがって、ビデオ信号及びタイミング信号がD/A変
換の前に必要とされるべく再び組み合わせられる時にブ
ランキング領域情報とドリフト、ノイズ等によって生ぜ
しめられる実際のビデオ信号との間でタイミングの固有
の不安定性を生じる。
換の前に必要とされるべく再び組み合わせられる時にブ
ランキング領域情報とドリフト、ノイズ等によって生ぜ
しめられる実際のビデオ信号との間でタイミングの固有
の不安定性を生じる。
しかしながら、不安定性の問題にもかかわらず、VTR
及び関連したTBCにおいては、ビデオ信号はデジタル
領域において全体的に処理されなければならないという
事が強く望まれる。最適のビデオ信号処理はデジタル領
域において達成される。これは、テレビジョン画像がデ
ジタルサンプルにより極めて正確に規定されるからであ
る。不安定性及び信号ドリフトのようなアナログに関連
した問題は本質的に解消される。
及び関連したTBCにおいては、ビデオ信号はデジタル
領域において全体的に処理されなければならないという
事が強く望まれる。最適のビデオ信号処理はデジタル領
域において達成される。これは、テレビジョン画像がデ
ジタルサンプルにより極めて正確に規定されるからであ
る。不安定性及び信号ドリフトのようなアナログに関連
した問題は本質的に解消される。
上述したように、デジタルPALシステムニオいては、
カラーサブキャリア及びサンプリングクロックは25H
zのフレーム走査周波数だけ水平走査周波数からオフセ
ットしている。従って、ブランキング領域情報が再び挿
入される時には、サンプルは上述した垂直ラインにそっ
ては取られ得ない。この結果、ブランキング間隔情報は
矩形のテレビジョン画像に関して直交的ではない。従っ
てデジタルPAL方式における25Hzのオフセットは
ブランキング間隔タイミング信号において耐えられない
水平的に偏位したステップを生じさせる事になシ、これ
は直交的なテレビジョン信号の瞬時タイミングを表わさ
ないブランキング、同期及びバーストエンベロープの好
ましくないファミリーの発生全行なわせる。
カラーサブキャリア及びサンプリングクロックは25H
zのフレーム走査周波数だけ水平走査周波数からオフセ
ットしている。従って、ブランキング領域情報が再び挿
入される時には、サンプルは上述した垂直ラインにそっ
ては取られ得ない。この結果、ブランキング間隔情報は
矩形のテレビジョン画像に関して直交的ではない。従っ
てデジタルPAL方式における25Hzのオフセットは
ブランキング間隔タイミング信号において耐えられない
水平的に偏位したステップを生じさせる事になシ、これ
は直交的なテレビジョン信号の瞬時タイミングを表わさ
ないブランキング、同期及びバーストエンベロープの好
ましくないファミリーの発生全行なわせる。
(発明が解決しようとする問題点)
本発明はデジタルPALエンコードされたカラーテレビ
ジョン方式において、25H2のオフセットによって生
じせしめられるブランキング領域情報の非直交性の問題
を解消しつつ、アナログ領域においてビデオ信号全処理
する上述した欠点全解決せんとする。
ジョン方式において、25H2のオフセットによって生
じせしめられるブランキング領域情報の非直交性の問題
を解消しつつ、アナログ領域においてビデオ信号全処理
する上述した欠点全解決せんとする。
(その問題点を解決するための手段)
ビデオ信号及びタイミング情報はデジタル領域において
完全に処理される事ができ、これは例えば時間軸補正器
、デジタルVTR等において決定的な長所となる。本発
明はビデオデータを処理する同一のクロックで情報を処
理しつつ非直交性の回路によシブランキング領域情報を
デジタル的に発生する0このために、デジタル対アナロ
グ変換の引3!!続くプロセスが行なわれる時に、ブラ
ンキング領域情報が直交的に表われるようにするダイナ
ミックオフセット回路が設けられ、それにより継続した
テレビジョンフレームすなわち画像のブランキング間隔
タイミング信号が正確に同期される。
完全に処理される事ができ、これは例えば時間軸補正器
、デジタルVTR等において決定的な長所となる。本発
明はビデオデータを処理する同一のクロックで情報を処
理しつつ非直交性の回路によシブランキング領域情報を
デジタル的に発生する0このために、デジタル対アナロ
グ変換の引3!!続くプロセスが行なわれる時に、ブラ
ンキング領域情報が直交的に表われるようにするダイナ
ミックオフセット回路が設けられ、それにより継続した
テレビジョンフレームすなわち画像のブランキング間隔
タイミング信号が正確に同期される。
より詳細には、ブランキング間隔信号のエンベロープは
プログラマブルROM (PROM) ニfジタルフォ
ーマットのゲイン点すなわち数として記憶される。所望
のエンベロープを描く複数の波形が記憶される。これは
一つのサンプリングクロックサイクルを描くためにわず
かに異なった位相値でちゃかつ十分な数である。ビデオ
信号を処理する時に、この波形を表わすゲイン点は25
H2速度で逐次的にアドレスされ、それによって出力ブ
ランキング間隔情報はPAL 25Hzオフセツトを補
正するように25Hzだけオフセットせしめられる。従
って、ブランキング間隔情報はテレビジョン走査周波数
に対し直交的に組み立てられる。
プログラマブルROM (PROM) ニfジタルフォ
ーマットのゲイン点すなわち数として記憶される。所望
のエンベロープを描く複数の波形が記憶される。これは
一つのサンプリングクロックサイクルを描くためにわず
かに異なった位相値でちゃかつ十分な数である。ビデオ
信号を処理する時に、この波形を表わすゲイン点は25
H2速度で逐次的にアドレスされ、それによって出力ブ
ランキング間隔情報はPAL 25Hzオフセツトを補
正するように25Hzだけオフセットせしめられる。従
って、ブランキング間隔情報はテレビジョン走査周波数
に対し直交的に組み立てられる。
(発明の作用)
この目的のため、2進カウンタは25Hz波形の瞬時位
相を表わす例えば7ビツトの2進語を発生する。4つ最
少有意ピッ) (L8B)は上述したF ROMをアド
レスするために使用され、これはカラーサブキャリアサ
イクル(Fsc)の一つの象限全表わす16の位相法め
されたエンベロープ波形に対応するゲイン数を含んでい
る。
相を表わす例えば7ビツトの2進語を発生する。4つ最
少有意ピッ) (L8B)は上述したF ROMをアド
レスするために使用され、これはカラーサブキャリアサ
イクル(Fsc)の一つの象限全表わす16の位相法め
されたエンベロープ波形に対応するゲイン数を含んでい
る。
カウンタから2つの最大有意ピット(MOB)が全Fs
cサイクルの4つの象限を表わし、かつそのサイクルの
継続した象限の開始時間の位相を制御するために使用さ
れる。この開始時間は、実際には、4倍のサブキャリア
速度でクロッキングされるリセット可能な2進カウ/り
において制御される。これはシフトレジスタとして構成
され2進カウンタからの2つのM8B’jz受けるよう
に接続される。
cサイクルの4つの象限を表わし、かつそのサイクルの
継続した象限の開始時間の位相を制御するために使用さ
れる。この開始時間は、実際には、4倍のサブキャリア
速度でクロッキングされるリセット可能な2進カウ/り
において制御される。これはシフトレジスタとして構成
され2進カウンタからの2つのM8B’jz受けるよう
に接続される。
(発明の実施例)
第1図において、番号12は公知の矩形形態のテレビジ
ョン画像(例えばビデオのフレーム)を表わし、ここで
垂直線14は一般的にブランキング期間の開始を示す。
ョン画像(例えばビデオのフレーム)を表わし、ここで
垂直線14は一般的にブランキング期間の開始を示す。
よシ詳細には、線14は水平走査周波数を表わし、線1
6はPALテレビジョン規準カラーサブキャリア周波数
(Fsc)を表わし、従って4Fscサンプリング周波
数のサンプリング点を例示する。図示されるように、画
像、ライン及びサンプリング点の比率関係は図の理解の
目的のため拡大されている。点18で表わされる時間で
、ブランキング間隔波形の50%の点はサンプリング位
相のゼロ交差に対応する。PAL方式においては、25
Hzオフセツトのため、引き続く点20もサンプリング
位相のゼロ交差に対応する波形の50%の点を表わす。
6はPALテレビジョン規準カラーサブキャリア周波数
(Fsc)を表わし、従って4Fscサンプリング周波
数のサンプリング点を例示する。図示されるように、画
像、ライン及びサンプリング点の比率関係は図の理解の
目的のため拡大されている。点18で表わされる時間で
、ブランキング間隔波形の50%の点はサンプリング位
相のゼロ交差に対応する。PAL方式においては、25
Hzオフセツトのため、引き続く点20もサンプリング
位相のゼロ交差に対応する波形の50%の点を表わす。
これら点20及び引き続く点22等であきらかなように
、サンプリング点はサンプリング周波数及びサブキャリ
ア周波数間の25Hzオフセツトにより垂直線14から
除去に遠くに離れる。従って、デジタルPAL方式にお
いては、垂直点14にそってブランキングを再挿入する
事は不可能であり、従ってブランキング期間情報は直交
的ではない。
、サンプリング点はサンプリング周波数及びサブキャリ
ア周波数間の25Hzオフセツトにより垂直線14から
除去に遠くに離れる。従って、デジタルPAL方式にお
いては、垂直点14にそってブランキングを再挿入する
事は不可能であり、従ってブランキング期間情報は直交
的ではない。
また、第2図において、本発明によれば、サンプリング
クロックサイクルを描くために十分な数の波形が記憶さ
れ、それぞれは第2図で波形24,26.28とによっ
て表わされるようにわずかに異った位相値を有している
。この例において、サンプリング周波数は4 Fscで
あり・それによりただ16の波形のみを記憶する事が必
要となる。これらはFscサイクルの一つの象限を描き
、ついでそれぞれが4Fscサイクルの一つのクロック
パルスにより各象限の開始アドレスを遅延して、その象
限を4回反復する。点20で、エンベロープ26は一つ
のサンプル時間たけ点18のエンベロープ24に先だっ
て表われ、−芳志22のエンベロープ28は一つのサン
プル時間だけ点20のエンベロープ26に先だって生じ
る。もし16の記憶されたエンベロープが25Hz速度
でメモリから逐次的に読み出されるならば、ブランキン
グ領域はPAL 25Hzオフセツトを補償する方向に
25Hzだけオフセットせしめられる。この結果、ブラ
ンキング間隔情報は、新たなブランキング情報がビデオ
信号に再挿入される時にテレビジョン走査周波数に直交
して組み立てられる。
クロックサイクルを描くために十分な数の波形が記憶さ
れ、それぞれは第2図で波形24,26.28とによっ
て表わされるようにわずかに異った位相値を有している
。この例において、サンプリング周波数は4 Fscで
あり・それによりただ16の波形のみを記憶する事が必
要となる。これらはFscサイクルの一つの象限を描き
、ついでそれぞれが4Fscサイクルの一つのクロック
パルスにより各象限の開始アドレスを遅延して、その象
限を4回反復する。点20で、エンベロープ26は一つ
のサンプル時間たけ点18のエンベロープ24に先だっ
て表われ、−芳志22のエンベロープ28は一つのサン
プル時間だけ点20のエンベロープ26に先だって生じ
る。もし16の記憶されたエンベロープが25Hz速度
でメモリから逐次的に読み出されるならば、ブランキン
グ領域はPAL 25Hzオフセツトを補償する方向に
25Hzだけオフセットせしめられる。この結果、ブラ
ンキング間隔情報は、新たなブランキング情報がビデオ
信号に再挿入される時にテレビジョン走査周波数に直交
して組み立てられる。
Fsc及びFHがフレーム当り一つのFscサイクルで
生じ、フレーム周波数が25Hzであるために、フレー
ム当ク一つのサイクルは25Hzオフセツトに等しい。
生じ、フレーム周波数が25Hzであるために、フレー
ム当ク一つのサイクルは25Hzオフセツトに等しい。
4Fscは、ここにおいて、サンプリング周波数に等し
く、かつ16の波形がメモリに記憶きれるために、もし
これら複数の波形が画像の間で4回繰り返すならば、こ
のステッピングプロセスは一つの画像当り64回行なわ
れる。4.asMHzのPALサブキャリアではブラン
キング信号のタイミングエラーは水平ブランキング間隔
波形の1解像度要求」をはるかに越える3、5ナノ秒程
度のものとなる。
く、かつ16の波形がメモリに記憶きれるために、もし
これら複数の波形が画像の間で4回繰り返すならば、こ
のステッピングプロセスは一つの画像当り64回行なわ
れる。4.asMHzのPALサブキャリアではブラン
キング信号のタイミングエラーは水平ブランキング間隔
波形の1解像度要求」をはるかに越える3、5ナノ秒程
度のものとなる。
第3図においてプログラマブル読み出し専用メモリ (
PROM)3 、sはあらかじめ選択された形及び継続
的な位相差の16の波形の組のゲイン数でロードされる
。波形の数はカラーサブキャリアサイクルの一つ象限を
描くには十分でめる0必要に応じて、全サブキャリアサ
イクルに対し十分な波形が記憶されてもよい。−例で、
これら波形に対応するゲイン数はここでは任意のエツジ
の形が記憶されかつ本発明に従ってアドレスされてもよ
いが、サイン二乗エツジを定めるように選択されている
。上記波形が均一1あるいは非力−位相差を有してもよ
く、そこにおいては非均−位相形態が均一データ出力を
与えるように相補的な非力−速度でアドレスされる。
PROM)3 、sはあらかじめ選択された形及び継続
的な位相差の16の波形の組のゲイン数でロードされる
。波形の数はカラーサブキャリアサイクルの一つ象限を
描くには十分でめる0必要に応じて、全サブキャリアサ
イクルに対し十分な波形が記憶されてもよい。−例で、
これら波形に対応するゲイン数はここでは任意のエツジ
の形が記憶されかつ本発明に従ってアドレスされてもよ
いが、サイン二乗エツジを定めるように選択されている
。上記波形が均一1あるいは非力−位相差を有してもよ
く、そこにおいては非均−位相形態が均一データ出力を
与えるように相補的な非力−速度でアドレスされる。
PROMi6は、以下に詳細に記載されるように、3ビ
ツトエンベロープアドレスによ#)4FSCでアドレス
される。2進カウンタ40は64X25Hzに等しい周
波数のクロック信号によりクロッキングされ、25H2
波形の瞬時位相を表わす2進語(7ビツトの)を発生す
る。カウンタ40の4つのL8Bは母線42を介しPR
OM 36をアドレスする。Fscサイクルの象限を表
わしかつそれぞれの組の波形を選択するために開始時間
の位相を制御するために使用される2つのM8Btd母
1m46に介して、ここにおいてはシフトレジスタとし
て構成されるプリセット可能な2進カウンタ44に与え
られる。カウンタ44はライン48の4 Fscクロッ
クによってクロッキングされ、ついで、PROM36に
接続されるエンベロープ成形母線50に4 Fscのア
ドレス信号を発生する。ゲイン数は逐次的にアドレスさ
れ、母線52を介し直交ブランキング情報としてマルチ
プライヤ54に供給される。ゲイン数を表わす2進語は
ブランキングエンベロープ領域と重なりかつブランキン
グ、同期及びバースト信号のピーク値を表わす定常状態
スイッチング波形のゲインを変更するための乗算係数か
ら成る。
ツトエンベロープアドレスによ#)4FSCでアドレス
される。2進カウンタ40は64X25Hzに等しい周
波数のクロック信号によりクロッキングされ、25H2
波形の瞬時位相を表わす2進語(7ビツトの)を発生す
る。カウンタ40の4つのL8Bは母線42を介しPR
OM 36をアドレスする。Fscサイクルの象限を表
わしかつそれぞれの組の波形を選択するために開始時間
の位相を制御するために使用される2つのM8Btd母
1m46に介して、ここにおいてはシフトレジスタとし
て構成されるプリセット可能な2進カウンタ44に与え
られる。カウンタ44はライン48の4 Fscクロッ
クによってクロッキングされ、ついで、PROM36に
接続されるエンベロープ成形母線50に4 Fscのア
ドレス信号を発生する。ゲイン数は逐次的にアドレスさ
れ、母線52を介し直交ブランキング情報としてマルチ
プライヤ54に供給される。ゲイン数を表わす2進語は
ブランキングエンベロープ領域と重なりかつブランキン
グ、同期及びバースト信号のピーク値を表わす定常状態
スイッチング波形のゲインを変更するための乗算係数か
ら成る。
マルチプライヤ54はさらに、10ビツト母線56を介
してビデオ信号に挿入されるようなブランキング、同期
及びバースト信号と同様にデジタルビデオ信号を受ける
。上述したように、PROM36から受けた乗算係数は
元のビデオ信号のブランキング、同期及びバーストに対
する重なった信号を表わす数とかけ算されて、元のブラ
ンキング、同期及びバーストの代りにビデオに挿入され
るべき正確に形づくられたデジタルエツジを発生せしめ
る。マルチプライヤ54はライン60での4 Fscク
ロックによってクロッキングされ、12ビツト出力ビデ
オ母線58に再結合したビデオ信号及びブランキング間
隔情報を供給する。ここにおいて、母線の寸法(何ビッ
トのものか)は本発明全記載する目的のためのみで特記
されておシ、本実施例方式の全体にわたシ他の寸法の母
線が使用されてもよいことは明らかである。
してビデオ信号に挿入されるようなブランキング、同期
及びバースト信号と同様にデジタルビデオ信号を受ける
。上述したように、PROM36から受けた乗算係数は
元のビデオ信号のブランキング、同期及びバーストに対
する重なった信号を表わす数とかけ算されて、元のブラ
ンキング、同期及びバーストの代りにビデオに挿入され
るべき正確に形づくられたデジタルエツジを発生せしめ
る。マルチプライヤ54はライン60での4 Fscク
ロックによってクロッキングされ、12ビツト出力ビデ
オ母線58に再結合したビデオ信号及びブランキング間
隔情報を供給する。ここにおいて、母線の寸法(何ビッ
トのものか)は本発明全記載する目的のためのみで特記
されておシ、本実施例方式の全体にわたシ他の寸法の母
線が使用されてもよいことは明らかである。
第3図の種々の要素は第4,5図においてより詳細に示
されている。第4A図において、2進カウンタ40は3
つのIC52,64,66から形成されておシ、これら
はライン68でシステムタイミングによって与えられる
反転された基準Hパルスをカウントするプリセット可能
な2進カウンタである。カウンタ62及び64は64
X 25 Hzでクロッキングされてアトレッジ/グを
与える。1対のD形フリップフロップ70.72はライ
ン74での基準垂直(至)パルスとライン6日での反転
された基準水平0パルスとによってそれぞれクロッキン
グされる。フリップフロップ70の「真」出力はフリッ
プフロップ72の入力に与えられ、「非真」出力はクリ
ア入力に戻される。フリップフロップ70’、72のプ
リセット入力は+5vの電源に接・続されている。フリ
ップフロップ72の「真」出力はIC62のB入力及び
1対のNORゲート76.78に接続されている。NO
Rゲート78はIC62゜64のロード入力に、NOR
ゲート76は工C66のロード入力に接続されている。
されている。第4A図において、2進カウンタ40は3
つのIC52,64,66から形成されておシ、これら
はライン68でシステムタイミングによって与えられる
反転された基準Hパルスをカウントするプリセット可能
な2進カウンタである。カウンタ62及び64は64
X 25 Hzでクロッキングされてアトレッジ/グを
与える。1対のD形フリップフロップ70.72はライ
ン74での基準垂直(至)パルスとライン6日での反転
された基準水平0パルスとによってそれぞれクロッキン
グされる。フリップフロップ70の「真」出力はフリッ
プフロップ72の入力に与えられ、「非真」出力はクリ
ア入力に戻される。フリップフロップ70’、72のプ
リセット入力は+5vの電源に接・続されている。フリ
ップフロップ72の「真」出力はIC62のB入力及び
1対のNORゲート76.78に接続されている。NO
Rゲート78はIC62゜64のロード入力に、NOR
ゲート76は工C66のロード入力に接続されている。
IC64のキャリー出力はNORゲート7B及びICt
56の可能化(エネーブル)入力に接続されている。I
C62のキャリー出力はIC54の可能化入力に接続さ
れる。PAL (+)及び25Hzオフセツト(−)論
理信号はそれぞれライン80.82に存在し、IC62
,64,66のビン14においてAND操作される。こ
れらICは2進加重化アドレスを与えるようにそれぞれ
のプリセット入力によりプリロードされる。
56の可能化(エネーブル)入力に接続されている。I
C62のキャリー出力はIC54の可能化入力に接続さ
れる。PAL (+)及び25Hzオフセツト(−)論
理信号はそれぞれライン80.82に存在し、IC62
,64,66のビン14においてAND操作される。こ
れらICは2進加重化アドレスを与えるようにそれぞれ
のプリセット入力によりプリロードされる。
IC64のビン13.14及びIC66のビン12゜1
3.14は母MI86を介してアダー84のそれぞれの
A入力に結合てれる2進カウンタ40から出力として5
ビツト2進語を与える。他の2進語はラッチ88を介し
てアダー840B入力に供給され、オフセット問題がな
いためにカウンタ40が無能化されるようなNTSC方
式において使用するための所望の一定位相に対応する。
3.14は母MI86を介してアダー84のそれぞれの
A入力に結合てれる2進カウンタ40から出力として5
ビツト2進語を与える。他の2進語はラッチ88を介し
てアダー840B入力に供給され、オフセット問題がな
いためにカウンタ40が無能化されるようなNTSC方
式において使用するための所望の一定位相に対応する。
従って、この語はカウンタ出力を位相決めするために使
用され、マイクロプロセッサ制御の下で母線90での制
御データ信号により供給されかつラッチ88より記憶さ
れる。
用され、マイクロプロセッサ制御の下で母線90での制
御データ信号により供給されかつラッチ88より記憶さ
れる。
ライン82.80でのPAL(+)信号及び25Hzオ
フセツト(−)信号に応じて、オフセット発生器はPA
L規準で動作し、2進カウンタ40は基準Hバルスヲ6
25で分周して25Hzオフセット信号を母線86″を
介してアダー84に与える。NT8C規準モードにおい
ては、オフセットの問題がないため、2進カウンタ40
は無能化され、上述したプリセット2進語はラッチ8B
を介してアダー84に供給されて、対応するあらかじめ
選択された波形をメモリから選択するようにPROM3
6に一定のアドレスを与えるようにする。この特徴は本
発明には関連しないため、本明細書ではこれ以上詳しく
は説明しない。
フセツト(−)信号に応じて、オフセット発生器はPA
L規準で動作し、2進カウンタ40は基準Hバルスヲ6
25で分周して25Hzオフセット信号を母線86″を
介してアダー84に与える。NT8C規準モードにおい
ては、オフセットの問題がないため、2進カウンタ40
は無能化され、上述したプリセット2進語はラッチ8B
を介してアダー84に供給されて、対応するあらかじめ
選択された波形をメモリから選択するようにPROM3
6に一定のアドレスを与えるようにする。この特徴は本
発明には関連しないため、本明細書ではこれ以上詳しく
は説明しない。
ここでは、ラッチ88が2進カウンタ40を位相決めす
るための手段を与えるということを言うだけで十分であ
ろう。
るための手段を与えるということを言うだけで十分であ
ろう。
アダー84は一組の排他的ORゲー)?介してアドレス
母線42に4つのL8B (AM5−AM6)に対応す
るF ROMアドレス信号を供給する。これらORゲー
トには、第4B図に関連して後に詳細に記載される複合
ブランキング、複合同期及びパーストゲート/ビデオ信
号から与えられる反転された信号が供給される。PRO
Mアドレス信号は、第3図において上述されかつ第5図
に関連して後に説明されるPROM36 (第5図)に
記憶されている16の波形に対応するゲイン数をアドレ
スする。アダー84はまた上述した母線46での3つの
M2R(AMO−AM2)に対応する3ビツトの2進語
の形の象限選択信号を供給する。母線46の信号の内の
2つのビットは、実際は、象限選択信号を与え、この信
号は4Fscクロック信号の象限を表わしかつ種々の象
限を選択するだめの開始時間の位相を制御する。母線4
6の第3のMOBはアダー84がオーバーロードする場
合に使用される。
母線42に4つのL8B (AM5−AM6)に対応す
るF ROMアドレス信号を供給する。これらORゲー
トには、第4B図に関連して後に詳細に記載される複合
ブランキング、複合同期及びパーストゲート/ビデオ信
号から与えられる反転された信号が供給される。PRO
Mアドレス信号は、第3図において上述されかつ第5図
に関連して後に説明されるPROM36 (第5図)に
記憶されている16の波形に対応するゲイン数をアドレ
スする。アダー84はまた上述した母線46での3つの
M2R(AMO−AM2)に対応する3ビツトの2進語
の形の象限選択信号を供給する。母線46の信号の内の
2つのビットは、実際は、象限選択信号を与え、この信
号は4Fscクロック信号の象限を表わしかつ種々の象
限を選択するだめの開始時間の位相を制御する。母線4
6の第3のMOBはアダー84がオーバーロードする場
合に使用される。
第4B図において、母線46は2進カウンタ44のプリ
セット入力に接続され、これはシフトレジスタとして構
成される第1及び第2のプリセット可能な2進カウンタ
94.96’i含んでいる。カウンタ94は、ピ/7の
信号がカウント状態を行なわせると、4Fscクロツク
(その周期が70ナノ秒である)をカウントする。アf
−84からの25Hzオフセツトデータはカウンタ94
をプリセットし、それがプリセットカウントになった状
態で、ビン15に1つの信号を、ライン98にその反転
された信号を発生する。ビン15からのパルス位置は母
線46を介してカウンタ94のロード入力に供給される
プリセット数によって決定され、従ってそれは25Hz
オフセットヲ反映する。この信号はD形フリップフロッ
プ100t−クロッキングし、排他的ORゲー)102
y−介してカウンタ94のロード入力に、かつ7リツプ
フロツプ100及び排他□的ORゲー)104’i介し
て可能化ビン7に与えられる。ゲート102及び104
はまたビデオ信号のブランキング間隔の各転移の境界を
表わす信号を供給するライン106にも接続される。
セット入力に接続され、これはシフトレジスタとして構
成される第1及び第2のプリセット可能な2進カウンタ
94.96’i含んでいる。カウンタ94は、ピ/7の
信号がカウント状態を行なわせると、4Fscクロツク
(その周期が70ナノ秒である)をカウントする。アf
−84からの25Hzオフセツトデータはカウンタ94
をプリセットし、それがプリセットカウントになった状
態で、ビン15に1つの信号を、ライン98にその反転
された信号を発生する。ビン15からのパルス位置は母
線46を介してカウンタ94のロード入力に供給される
プリセット数によって決定され、従ってそれは25Hz
オフセットヲ反映する。この信号はD形フリップフロッ
プ100t−クロッキングし、排他的ORゲー)102
y−介してカウンタ94のロード入力に、かつ7リツプ
フロツプ100及び排他□的ORゲー)104’i介し
て可能化ビン7に与えられる。ゲート102及び104
はまたビデオ信号のブランキング間隔の各転移の境界を
表わす信号を供給するライン106にも接続される。
よシ詳細には、入力信号はそれぞれシステム同期発生器
(図示せず)からライン108,110及び112を介
して供給される。これら3つの信号のタイミングは一般
的に既知であり、複合ビデオ信号のそれぞれの信号部分
の開始及び停止時間を指示する。これら信号はバッファ
に与えられ、そしてインバータならびにNANDゲート
114によシ結合される。ライン106のこのようにし
て得た境界指示信号はフリップフロップ100の入力及
び排他的ORゲート102,104に供給され、それに
より境界の転移のそれぞれは上述したIC10n、 1
02.104及び94で形成されるエツジ検出回路によ
シライン98での信号のそれぞれのパルスに変換される
。本発明によれば、カウンタ94に供給されるプリセッ
ト入力は各パルスの位置を検出し、すなわち25Hzの
4つの象限に生じる1クロックサイクル遅延を与える。
(図示せず)からライン108,110及び112を介
して供給される。これら3つの信号のタイミングは一般
的に既知であり、複合ビデオ信号のそれぞれの信号部分
の開始及び停止時間を指示する。これら信号はバッファ
に与えられ、そしてインバータならびにNANDゲート
114によシ結合される。ライン106のこのようにし
て得た境界指示信号はフリップフロップ100の入力及
び排他的ORゲート102,104に供給され、それに
より境界の転移のそれぞれは上述したIC10n、 1
02.104及び94で形成されるエツジ検出回路によ
シライン98での信号のそれぞれのパルスに変換される
。本発明によれば、カウンタ94に供給されるプリセッ
ト入力は各パルスの位置を検出し、すなわち25Hzの
4つの象限に生じる1クロックサイクル遅延を与える。
これは25Hzオフセット速度で量子化されるステップ
でのブランキング、同期及びバーストエンベロープのシ
フトを与える。すなわち、カウンタ94にロードされる
プリセット数は開始アドレスを遅延させ、すなわち各4
Fscサイクルの1つのクロックパルスにより記憶波
形の組を選択するため開始時間の位相を制御する。ライ
ン98でのこれらシフトされた境界パルスは、各サイン
二乗化されたエツジ(例えばサイン二乗化曲線である記
憶波形に対応する)が引き続いて形成されるべき時に信
号化のために使用される。このパルス信号はPROM
36をアドレスし始めるために使用され、それによりそ
れら波形に対応するゲイン数が25Hzオフセツトに対
し補正されるPROM出力で生じる。
でのブランキング、同期及びバーストエンベロープのシ
フトを与える。すなわち、カウンタ94にロードされる
プリセット数は開始アドレスを遅延させ、すなわち各4
Fscサイクルの1つのクロックパルスにより記憶波
形の組を選択するため開始時間の位相を制御する。ライ
ン98でのこれらシフトされた境界パルスは、各サイン
二乗化されたエツジ(例えばサイン二乗化曲線である記
憶波形に対応する)が引き続いて形成されるべき時に信
号化のために使用される。このパルス信号はPROM
36をアドレスし始めるために使用され、それによりそ
れら波形に対応するゲイン数が25Hzオフセツトに対
し補正されるPROM出力で生じる。
しかしながらP’BOM56t−アドレスするためのそ
れぞれのアドレスが与えられなければならない。従って
、ライン9Bでのパルス信号ハカウンタ96に供給され
、このカウンタはライン98でのパルスがプリセットカ
ウントをロードする各たびにプリセット数から開始する
4Fscクロックサイクルをカウントする。母線116
でのこの結果の信号Aφ−A3はカウンタ96の2進出
力に対応し、エンベロープ成形を行なうアドレスから成
る。Aφ倍信号クロックライン118での4 Fscク
ロックの一つのカウントに対するものである。信号A1
は信号Aφを2で2進的に割ったものであり、信号A3
は信号A2を2で2進的に割シ算したものである。信号
A4は16の終了カウントに引き1ji(4Fscの転
移で高から低への転移を作る。信号Aφ−A4は母線1
16を介してPROM120に供給され、このPROM
120は種々の水平タイミング信号を与える。
れぞれのアドレスが与えられなければならない。従って
、ライン9Bでのパルス信号ハカウンタ96に供給され
、このカウンタはライン98でのパルスがプリセットカ
ウントをロードする各たびにプリセット数から開始する
4Fscクロックサイクルをカウントする。母線116
でのこの結果の信号Aφ−A3はカウンタ96の2進出
力に対応し、エンベロープ成形を行なうアドレスから成
る。Aφ倍信号クロックライン118での4 Fscク
ロックの一つのカウントに対するものである。信号A1
は信号Aφを2で2進的に割ったものであり、信号A3
は信号A2を2で2進的に割シ算したものである。信号
A4は16の終了カウントに引き1ji(4Fscの転
移で高から低への転移を作る。信号Aφ−A4は母線1
16を介してPROM120に供給され、このPROM
120は種々の水平タイミング信号を与える。
3つのこれ以上の信号A5.A6及びA7はPROM1
2oに対するアドレス信号として働くように第4C図に
おいて発生づれる。信号A5は、システムエンベロープ
発生器(図示せず)において発生されるゲインビットが
Oから1.0まで増大しているような場合には低であり
、ゲインビットが1゜0から0までの場合には高である
。
2oに対するアドレス信号として働くように第4C図に
おいて発生づれる。信号A5は、システムエンベロープ
発生器(図示せず)において発生されるゲインビットが
Oから1.0まで増大しているような場合には低であり
、ゲインビットが1゜0から0までの場合には高である
。
信号A6は、本来同期パルスの先導端のサイン二乗化エ
ツジの開始が形成される前の時間から開始する論理1の
状態にある広い同期信号であり、これは水平同期パルス
のサイン二乗化尾端が形成された後の時間まで論理1状
態に留凍る。
ツジの開始が形成される前の時間から開始する論理1の
状態にある広い同期信号であり、これは水平同期パルス
のサイン二乗化尾端が形成された後の時間まで論理1状
態に留凍る。
flA 7 idバーストエンベロープのサイン二乗化
エツジが形成される時に開始する論理1状態への転移を
作る広いバースト信号であり、これはバーストエンベロ
ープのサイン二乗化尾端が形成される後の時間まで論理
1状態に留筐る。
エツジが形成される時に開始する論理1状態への転移を
作る広いバースト信号であり、これはバーストエンベロ
ープのサイン二乗化尾端が形成される後の時間まで論理
1状態に留筐る。
信号A5−A7はそれ自体本発明には関連しないために
、それらについては本明細書でこれ以上記載しない。P
ROM120からの信号はラッチ122及びライン12
4での4Fscクロツクにより再クロッキングされる。
、それらについては本明細書でこれ以上記載しない。P
ROM120からの信号はラッチ122及びライン12
4での4Fscクロツクにより再クロッキングされる。
ラッテ122のラインAMφ−AM2は第3図に関連し
て上述したアドレス母150(エンベロー−y成形mm
>にエンベロープ成形信号を与え、種々の水平タイミン
グ信号と共に第5図の回路に与えられる。
て上述したアドレス母150(エンベロー−y成形mm
>にエンベロープ成形信号を与え、種々の水平タイミン
グ信号と共に第5図の回路に与えられる。
第5図において、PI(,0M56は同期エンベロープ
Pl’tOM 124.525プランキ/グエンベロー
ブPI−1,0M12(S及び625ブランキング工ン
ベロープPROM128 ’i含んでいる。入力信号は
F ROMアドレス母線42)エンベロープ成形母線5
0゜広ブランキングライン130、広バーストライン1
32及び狭ブランキングライン133ヲ含んでおり、こ
れらすべては第4C図のPROM 120及びラッチ1
22より供給される。8BCAM(+)論理信号、62
51525論理信号及び8ECAMボトル可能化(−)
論理信号もまたそれぞれのライン154.136及び1
38に供給される。同期パルスエツジ及ヒバ−ストエン
ベロープのエツジに対する上述したエツジ成形を定める
ゲイン数はPROM124に記憶されている。ブランキ
ングエツジに対するゲイン数はNT8C規準ビデオブラ
ンキングパルスに対するPROM126に記憶される。
Pl’tOM 124.525プランキ/グエンベロー
ブPI−1,0M12(S及び625ブランキング工ン
ベロープPROM128 ’i含んでいる。入力信号は
F ROMアドレス母線42)エンベロープ成形母線5
0゜広ブランキングライン130、広バーストライン1
32及び狭ブランキングライン133ヲ含んでおり、こ
れらすべては第4C図のPROM 120及びラッチ1
22より供給される。8BCAM(+)論理信号、62
51525論理信号及び8ECAMボトル可能化(−)
論理信号もまたそれぞれのライン154.136及び1
38に供給される。同期パルスエツジ及ヒバ−ストエン
ベロープのエツジに対する上述したエツジ成形を定める
ゲイン数はPROM124に記憶されている。ブランキ
ングエツジに対するゲイン数はNT8C規準ビデオブラ
ンキングパルスに対するPROM126に記憶される。
PROM12Bは625ラインPAL規準ブランキング
パルスにおいて使用されるブランキングパルスに対する
所望のエツジ成形を定めるゲイン数を記憶するために使
用される。各エツジを定める複数の記憶されたゲイン数
は母線50でのAMφ−AM2アドレスによって選択さ
れる。これらアドレスビットは第4C図の信号A5の状
態により、φから1−010”るいは1.0.oからφ
までの値に対しゲイン数1−8逐次的に選択するように
アドレスを循環する。これら出力ゲイン数は母線52に
与えられ4 Fscクロックによシフロッキングされる
ラッチ140により再クロッキングされ、ついで第3図
において上述したマルチグライヤ54のX人力ボートに
与えられる。
パルスにおいて使用されるブランキングパルスに対する
所望のエツジ成形を定めるゲイン数を記憶するために使
用される。各エツジを定める複数の記憶されたゲイン数
は母線50でのAMφ−AM2アドレスによって選択さ
れる。これらアドレスビットは第4C図の信号A5の状
態により、φから1−010”るいは1.0.oからφ
までの値に対しゲイン数1−8逐次的に選択するように
アドレスを循環する。これら出力ゲイン数は母線52に
与えられ4 Fscクロックによシフロッキングされる
ラッチ140により再クロッキングされ、ついで第3図
において上述したマルチグライヤ54のX人力ボートに
与えられる。
ゲート142,144及び146は、ブランキングエツ
ジが形成されるような時にはPROM12B(あるいは
NTSCにおいては126)及び同期又はバーストエツ
ジが形成されるような時にはF ROM124を可能化
するようにそれぞれのライン130゜138及び134
にそれぞれ高ブランキング、8ECAMボトル可能化(
−)及びSRCAM (+)信号を与える。
ジが形成されるような時にはPROM12B(あるいは
NTSCにおいては126)及び同期又はバーストエツ
ジが形成されるような時にはF ROM124を可能化
するようにそれぞれのライン130゜138及び134
にそれぞれ高ブランキング、8ECAMボトル可能化(
−)及びSRCAM (+)信号を与える。
(発明の効果)
従ってこのようにして得た再び組み合わされたビデオ信
号及び新たなブランキング間隔情報は下流のD/A変換
器(図示せず)に与えられ、その出力はブランキング間
隔領域が画面に対し直交的であり、かつテレビジョン規
準と一致したビデオ信号である。その時に、PAL 2
5Hzオフセツトの補正が画面で観察されることになる
。
号及び新たなブランキング間隔情報は下流のD/A変換
器(図示せず)に与えられ、その出力はブランキング間
隔領域が画面に対し直交的であり、かつテレビジョン規
準と一致したビデオ信号である。その時に、PAL 2
5Hzオフセツトの補正が画面で観察されることになる
。
第1図はPAL方式で固有の25Hzオフセツトを示す
テレビジョン画像を表わすグラフ図であるO 第2図は記憶可能なゲイン数を定めるPAL方式の相対
的サンプリングタイミング及びブランキング間隔エンベ
ロープを表わす複数の波形を示すグラフである。 第3図は本発明のオフセット発生器のブロック図である
。 第4A、4B、40図は第1図の回路の2進カウンタ及
びシフトレジスタの構成を示す回路図でおる。 第5図は第1図の回路のPI(OMの構成を示す回路図
である。 図テ、56 i;iPROM、 4o、 44 ij:
2進カウンタ、54はマルチプライヤを示す。
テレビジョン画像を表わすグラフ図であるO 第2図は記憶可能なゲイン数を定めるPAL方式の相対
的サンプリングタイミング及びブランキング間隔エンベ
ロープを表わす複数の波形を示すグラフである。 第3図は本発明のオフセット発生器のブロック図である
。 第4A、4B、40図は第1図の回路の2進カウンタ及
びシフトレジスタの構成を示す回路図でおる。 第5図は第1図の回路のPI(OMの構成を示す回路図
である。 図テ、56 i;iPROM、 4o、 44 ij:
2進カウンタ、54はマルチプライヤを示す。
Claims (16)
- (1)カラーサブキャリアを有しかつテレビジョン走査
周波数に関して非直交的に走査されるデジタルテレビジ
ョン信号から直交波形エンベロープを発生するための回
路に於いて、予め選択された形と異なつた位相の複数の
波形をデジタル的に記憶するための手段と、この記憶手
段に接続されて上記テレビジョン走査周波数に関して直
交構成で上記波形を組立てる速度で継続的に記憶された
波形を逐次的に選択するための手段とを具備してなるこ
とを特徴とする上記回路。 - (2)特許請求の範囲第1項記載の回路に於いて、上記
選択手段はカラーサブキャリアサイクルの予め選択され
た部分のそれぞれを表わすプリセット信号を供給するた
めのカウンタ手段を含んでおり、上記記憶手段の内容は
上記プリセット信号に応じて各選択された部分に対して
1度連続してアドレスされることを特徴とする上記回路
。 - (3)特許請求の範囲第2項記載の回路に於いて、上記
カウンタ手段は、上記波形を逐次的に選択するPROM
アドレス信号を供給しかつ1クロックサイクル遅延を有
する連続パルスとして上記プリセット信号を供給するた
めの第1の2進カウンタ手段を含んだことを特徴とする
上記回路。 - (4)特許請求の範囲第3項記載の回路に於いて、上記
記憶手段はデジタルゲイン数の組の形で上記波形を含ん
でおり、上記第1の2進カウンタ手段はデジタルゲイン
数の上記組をアドレスするための開始時間の位相を表わ
す2進語の形で上記プリセット信号を供給することを特
徴とする上記回路。 - (5)特許請求の範囲第4項記載の回路に於いて、上記
波形エンベロープの各転移の生起時に上記記憶手段をア
ドレスするための第2の2進カウンタ手段を含んだこと
を特徴とする上記回路。 - (6)特許請求の範囲第5項記載の回路に於いて、上記
第1の2進カウンタ手段に接続されたH関連信号の第1
のソースと、上記第2の2進カウンタ手段に接続したカ
ラーサブキャリアの第2のソースとを含んだことを特徴
とする上記回路。 - (7)特許請求の範囲第3項記載の回路に於いて、上記
予め選択された部分は上記カラーサブキャリアサイクル
の4つの象限のうちの1つの象限であり、上記第1の2
進カウンタ手段は各象限に対して開始するように上記プ
リセット信号で上記記憶手段をアドレスすることを特徴
とする上記回路。 - (8)特許請求の範囲第7項記載の回路に於いて、上記
複数の波形は上記カラーサブキャリアサイクルの象限を
描くために充分な数であり、上記第1の2進カウンタ手
段は25Hzのオフセット速度で走ることを特徴とする
上記回路。 - (9)特許請求の範囲第8項記載の回路に於いて、上記
テレビジョン信号はカラーサブキャリア周波数の4倍で
サンプリングされ、上記複数の波形は16の波形に等し
いことを特徴とする上記回路。 - (10)特許請求の範囲第1項記載の回路に於いて、上
記波形はPALエンコードされたブランキング間隔のタ
イミングエンベロープを描くようになつており、上記選
択手段は25Hzのオフセット速度で上記記憶された波
形を選択することを特徴とする上記回路。 - (11)特許請求の範囲第1項記載の回路に於いて、上
記記憶手段は上記選択手段によつて読出し専用メモリ態
様でアドレスされることを特徴とする上記回路。 - (12)特許請求の範囲第1項記載の回路に於いて、上
記波形は各波形間の均一な位相差で記憶されかつ均一な
速度で選択されることを特徴とする上記回路。 - (13)カラーサブキャリアが水平走査周波数から25
HzだけオフセットしているようなPALエンコードさ
れたデジタルテレビジョン信号からブランキング同期及
びバーストに対応する直交ブランキング間隔エンベロー
プを発生するための回路に於いて、上記エンベロープ及
びわずかに異なつた位相を表わす複数の波形をそれぞれ
のアドレスで記憶するためのPROM手段と、このPR
OM手段に接続されて水平走査周波数に関して直交的に
上記波形を組立てるように25Hzの速度で上記記憶さ
れている波形を逐次的にアドレスするための2進カウン
タ手段とを具備してなることを特徴とする上記回路。 - (14)特許請求の範囲第13項記載の回路に於いて、
上記テレビジョン信号はカラーサブキャリアの倍数でサ
ンプリングされ、上記PROM手段は1つのサンプリン
グクロックサイクルを描くように充分な複数の波形を記
憶し、上記2進カウンタ手段は継続的な記憶波形を逐次
的に選択するためのアドレス信号を供給し、かつ上記複
数の波形を選択するための開始時間の位相を制御するた
めのプリセット信号を供給することを特徴とする上記回
路。 - (15)特許請求の範囲第14項記載の回路に於いて、
テレビジョン信号はカラーサブキャリアの4倍でサンプ
リングされ、上記PROM手段はカラーサブキャリアサ
イクルの1つの象限を描く一組16の波形を記憶し、上
記2進カウンタ手段は継続した組の波形をアドレスする
ための開始時間の位相を制御するように全カラーサブキ
ャリアサイクルの4つの象限の代表として上記プリセッ
ト信号を供給することを特徴とする上記回路。 - (16)特許請求の範囲第15項記載の回路に於いて、
上記2進カウンタ手段は、水平走査周波数に応じて2進
語を発生するための第1のカウンタと、この第1のカウ
ンタに作動的に接続されそれからの2進語によりプリセ
ットされる第2のカウンタと、上記第2のカウンタに接
続されて上記ブランキング間隔エンベロープの境界と対
応するエンベロープ成形2進語を上記PROM手段に供
給するための第3のカウンタとを含むことを特徴とする
上記回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/781,085 US4663654A (en) | 1985-09-27 | 1985-09-27 | Blanking signal generator for a subcarrier locked digital PAL signal |
US781085 | 1985-09-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6277793A true JPS6277793A (ja) | 1987-04-09 |
Family
ID=25121636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61210850A Pending JPS6277793A (ja) | 1985-09-27 | 1986-09-09 | デジタル25Hzオフセツト発生器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4663654A (ja) |
EP (1) | EP0217648B1 (ja) |
JP (1) | JPS6277793A (ja) |
AT (1) | ATE78652T1 (ja) |
CA (1) | CA1301913C (ja) |
DE (1) | DE3686117T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208678A (en) * | 1990-09-18 | 1993-05-04 | Matsushita Electric Industrial Co., Ltd. | Audio and video data synchronization apparatus for recording and reproducing system |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814875A (en) * | 1985-10-17 | 1989-03-21 | Ampex Corporation | Digital envelope shaping apparatus |
JPH04100393A (ja) * | 1990-08-18 | 1992-04-02 | Fujitsu Ltd | 水平走査周期信号発生方式 |
JP2563692B2 (ja) * | 1991-06-28 | 1996-12-11 | 松下電器産業株式会社 | ディジタル処理によるpal方式映像信号発生装置 |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
US5621472A (en) * | 1994-04-01 | 1997-04-15 | Apple Computer, Inc. | System for inexpensive phase coherent subcarrier generation |
US5767915A (en) * | 1995-12-12 | 1998-06-16 | Trw Inc. | Digital color burst phase switch for pal video systems |
JP6519997B2 (ja) * | 2014-07-04 | 2019-05-29 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4866925A (ja) * | 1971-12-17 | 1973-09-13 | ||
JPS59171288A (ja) * | 1983-02-04 | 1984-09-27 | Sony Corp | Palテレビジョン信号復調回路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3479459A (en) * | 1966-12-01 | 1969-11-18 | Singer General Precision | Method of generating a composite blanking signal from a composite sync signal |
GB1247694A (en) * | 1968-10-10 | 1971-09-29 | Pye Ltd | Television vertical blanking pulse generators |
JPS4999260A (ja) * | 1973-01-26 | 1974-09-19 | ||
US4007486A (en) * | 1974-10-05 | 1977-02-08 | Nippon Electric Co., Ltd. | Phase locking system for television signals using a digital memory technique |
DE2615783C3 (de) * | 1976-04-10 | 1979-06-28 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und Schaltungsanordnung zur Erzeugung von videofrequenten Farbbalkensignalen |
DE2626933C3 (de) * | 1976-04-10 | 1980-10-30 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Erzeugung videofrequenter Farbbalkensignale |
JPS5321517A (en) * | 1976-08-12 | 1978-02-28 | Nippon Television Ind Corp | Synchronizing signal selection circuit |
IT1073456B (it) * | 1977-03-09 | 1985-04-17 | Cselt Centro Studi Lab Telecom | Generatore controllato di forme d'onda periodiche |
JPS6027469B2 (ja) * | 1977-05-18 | 1985-06-28 | ソニー株式会社 | Pal方式用同期信号発生器 |
JPS6037711B2 (ja) * | 1978-09-01 | 1985-08-28 | 株式会社東芝 | 位相検出器 |
US4290022A (en) * | 1979-04-16 | 1981-09-15 | General Electric Company | Digitally programmable phase shifter |
US4322749A (en) * | 1979-05-22 | 1982-03-30 | British Broadcasting Corporation | Signal generator for television testing |
CA1124338A (en) * | 1980-03-21 | 1982-05-25 | James K. Reichert | Variable phase lock control |
US4405898A (en) * | 1980-06-30 | 1983-09-20 | International Business Machines Corporation | Pseudo synchronous clocking |
JPS5718179A (en) * | 1980-07-09 | 1982-01-29 | Sony Corp | Inclination adding circuit of blanking signal |
US4490688A (en) * | 1981-04-06 | 1984-12-25 | Motorola, Inc. | Digital and analog phase detector for a frequency synthesizer |
US4419662A (en) * | 1981-05-04 | 1983-12-06 | Zenith Radio Corporation | Character generator with latched outputs |
US4500909A (en) * | 1982-01-21 | 1985-02-19 | Victor Company Of Japan, Ltd. | Synchronizing signal generating apparatus |
US4486892A (en) * | 1982-07-21 | 1984-12-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Synchronous signal generator |
US4535357A (en) * | 1983-04-08 | 1985-08-13 | Tektronix, Inc. | Video signal processing circuit and method for blanking signal insertion with transient distortion suppression |
DE3323619A1 (de) * | 1983-06-30 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und einrichtung zur anpassung der bilddatenwortrate eines pal-decodierers/codierers an die verarbeitungstaktfrequenz einer video-verarbeitungseinrichtung |
-
1985
- 1985-09-27 US US06/781,085 patent/US4663654A/en not_active Expired - Lifetime
-
1986
- 1986-09-09 JP JP61210850A patent/JPS6277793A/ja active Pending
- 1986-09-25 DE DE8686307402T patent/DE3686117T2/de not_active Expired - Fee Related
- 1986-09-25 AT AT86307402T patent/ATE78652T1/de not_active IP Right Cessation
- 1986-09-25 EP EP86307402A patent/EP0217648B1/en not_active Expired - Lifetime
- 1986-09-26 CA CA000519188A patent/CA1301913C/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4866925A (ja) * | 1971-12-17 | 1973-09-13 | ||
JPS59171288A (ja) * | 1983-02-04 | 1984-09-27 | Sony Corp | Palテレビジョン信号復調回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208678A (en) * | 1990-09-18 | 1993-05-04 | Matsushita Electric Industrial Co., Ltd. | Audio and video data synchronization apparatus for recording and reproducing system |
Also Published As
Publication number | Publication date |
---|---|
CA1301913C (en) | 1992-05-26 |
EP0217648A2 (en) | 1987-04-08 |
DE3686117D1 (de) | 1992-08-27 |
EP0217648B1 (en) | 1992-07-22 |
DE3686117T2 (de) | 1993-01-07 |
EP0217648A3 (en) | 1989-07-19 |
ATE78652T1 (de) | 1992-08-15 |
US4663654A (en) | 1987-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2502829B2 (ja) | 画像表示装置 | |
JPS5923517B2 (ja) | テレビジヨン信号同期装置 | |
US4689526A (en) | Method and circuit for the digital deflection correction of TV picture tubes | |
JPS6277793A (ja) | デジタル25Hzオフセツト発生器 | |
JP2997884B2 (ja) | テレビジョン信号処理システム | |
JPS5986392A (ja) | デジタルクロマ利得制御装置 | |
EP0421486B1 (en) | Skew error correction circuit for video signal reproducing apparatus | |
JP3213959B2 (ja) | テレビジョン信号処理装置 | |
JPH0712229B2 (ja) | 時間軸補正装置 | |
US4870490A (en) | Television receiver | |
JP2603096B2 (ja) | クロマ復調装置 | |
US5065230A (en) | Video signal processor for simultaneously reproducing a plurality of video information on a single monitor picture tube | |
US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
US4370672A (en) | Color subcarrier regenerator for slow down processor | |
EP0524618B1 (en) | Image signal processing device | |
JPH0421392B2 (ja) | ||
JP2544328B2 (ja) | デジタル映像信号の処理回路 | |
JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
JP2543262B2 (ja) | 映像信号のブランキング処理装置 | |
JPH08317419A (ja) | 画像信号処理装置 | |
JPS60180290A (ja) | テレビジヨン受像機 | |
WO1992003020A1 (fr) | Circuit pour echantillonner des signaux composants et circuit regenerateur de ces signaux | |
JPH01177794A (ja) | デジタルビデオエンコーダ | |
JP2001258046A (ja) | ビデオエンコーダ及びコンポジットビデオ信号処理装置 | |
JPS62140557A (ja) | 映像信号再生装置における信号分離回路 |