JPS6277793A - デジタル２５Ｈｚオフセツト発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明はテレビジョン信号のようなビデオ信号の磁気記
録／再生の分骨に関する。

（発明の概要） 本発明はテレビジョンブランキング情報の発生に関しよ
り詳細には情報がデジタル対アナログ変換の後に直交的
に（オーソゴナル）Ｋ現われるようにするダイナミック
オフセット回路によＪＰＡＬブランキング領域情報のデ
ジタル発生に関する。

（従来技術の説明） テレビジョンスタジオにおいであるいは記録媒体又は通
信衛星のような他のノイズが多いソースからデジタル的
にサンプリングされたビデオ信号を他に回復する時に、
新たなビデオブランキング、同期及びバーストタイミン
グ情報を再び挿入する事が必要である。すなわち、この
ようなビデオ処理において、すべての同期情報の有効ビ
デオ信号に対する適切な関係を維持するために、同期発
生器がビデオ同期ブランキング及びバースト信号を与え
るために使用される。

ＮＴＳＣカラーテレビジョン規準を使用する方式におい
て、テレビジョン信号のカラーサブキャリアと水平同期
との両信号間で直接的な関係があるために、これら信号
間の位相関係を維持する事は比較的簡単である。すなわ
ち一つの信号が他の物から直接的に発生され、これら信
号間の一定の位相関係が容易に再現される。

しかしながら、ＰＡＬ規準においては水平周波数とカラ
ーサブキャリア周波数との間の関係がＦＳＣ＝１１３５
／４Ｆｈ＋２５　　（ここで、Ｆｓｃはカラーサブキャ
リア周波数で６．９　、Ｆｈは水平同期周波数である。

）で表わされるようにかなり複雑である。この関係はＰ
ＡＬ規準において使用される２５Ｈｚのオフセットの結
果である。

より簡単に言えば、標準的な矩形のテレビジョン画像に
おいて、同期及びバーストのような水平ブランキング情
報は画像の左手側にそって垂直ラインに直交的に関連し
ている。ＮＴ８Ｃカラーテレビジョン規準においては、
水平周波数とカラーサブキャリア周波数との間に一定の
周波数関係があるために、直交するブランキング領域の
形態は容易に達成される。すなわち、すべてのブランキ
ング領域の情報のタイミングはビデオ信号がアナログ又
はデジタル域で処理されているかどうかにかかわらず、
実際には垂直ラインで始まる。

同様に、ＰＡＬ規準において、もしビデオ信号がアナロ
グ域で処理されているならば、直交するブランキング領
域の形態も容易に達成される。

すなわちアナログ信号はサンプリングされておらずかつ
固有に連続信号であるために、同期ブランキング及びバ
ーストエツジは直交的な形態で容易に発生される。しか
しながら、ＰＡＬエンコードされたビデオ信号がデジタ
ル域で完全に処理される時には問題が生じる。

現在使用されている時間軸補正器（ＴＢＣ）、デジタル
ビデオテープレコーダ（ＶＴＲ）等のものは特に処理増
巾器及びＤ／Ａ変換器部分においてアナログ手段により
ビデオ信号の種々の部分を典型的に処理している。この
ような方式において、ビデオ信号は典型的にはデジタル
対アナログ（Ｄ／Ａ）変換を代表する種々の複雑なデジ
タル処理を含む路を通る。しかしながら種々のタイミン
グ信号は別のチャンネルにおいて処理され、デジタルビ
デオ信号処理に関連しない他のアナログ処理を受ける。

したがって、ビデオ信号及びタイミング信号がＤ／Ａ変
換の前に必要とされるべく再び組み合わせられる時にブ
ランキング領域情報とドリフト、ノイズ等によって生ぜ
しめられる実際のビデオ信号との間でタイミングの固有
の不安定性を生じる。

しかしながら、不安定性の問題にもかかわらず、ＶＴＲ
及び関連したＴＢＣにおいては、ビデオ信号はデジタル
領域において全体的に処理されなければならないという
事が強く望まれる。最適のビデオ信号処理はデジタル領
域において達成される。これは、テレビジョン画像がデ
ジタルサンプルにより極めて正確に規定されるからであ
る。不安定性及び信号ドリフトのようなアナログに関連
した問題は本質的に解消される。

上述したように、デジタルＰＡＬシステムニオいては、
カラーサブキャリア及びサンプリングクロックは２５Ｈ
ｚのフレーム走査周波数だけ水平走査周波数からオフセ
ットしている。従って、ブランキング領域情報が再び挿
入される時には、サンプルは上述した垂直ラインにそっ
ては取られ得ない。この結果、ブランキング間隔情報は
矩形のテレビジョン画像に関して直交的ではない。従っ
てデジタルＰＡＬ方式における２５Ｈｚのオフセットは
ブランキング間隔タイミング信号において耐えられない
水平的に偏位したステップを生じさせる事になシ、これ
は直交的なテレビジョン信号の瞬時タイミングを表わさ
ないブランキング、同期及びバーストエンベロープの好
ましくないファミリーの発生全行なわせる。

（発明が解決しようとする問題点） 本発明はデジタルＰＡＬエンコードされたカラーテレビ
ジョン方式において、２５Ｈ２のオフセットによって生
じせしめられるブランキング領域情報の非直交性の問題
を解消しつつ、アナログ領域においてビデオ信号全処理
する上述した欠点全解決せんとする。

（その問題点を解決するための手段） ビデオ信号及びタイミング情報はデジタル領域において
完全に処理される事ができ、これは例えば時間軸補正器
、デジタルＶＴＲ等において決定的な長所となる。本発
明はビデオデータを処理する同一のクロックで情報を処
理しつつ非直交性の回路によシブランキング領域情報を
デジタル的に発生する０このために、デジタル対アナロ
グ変換の引３！！続くプロセスが行なわれる時に、ブラ
ンキング領域情報が直交的に表われるようにするダイナ
ミックオフセット回路が設けられ、それにより継続した
テレビジョンフレームすなわち画像のブランキング間隔
タイミング信号が正確に同期される。

より詳細には、ブランキング間隔信号のエンベロープは
プログラマブルＲＯＭ　（ＰＲＯＭ）　ニｆジタルフォ
ーマットのゲイン点すなわち数として記憶される。所望
のエンベロープを描く複数の波形が記憶される。これは
一つのサンプリングクロックサイクルを描くためにわず
かに異なった位相値でちゃかつ十分な数である。ビデオ
信号を処理する時に、この波形を表わすゲイン点は２５
Ｈ２速度で逐次的にアドレスされ、それによって出力ブ
ランキング間隔情報はＰＡＬ　２５Ｈｚオフセツトを補
正するように２５Ｈｚだけオフセットせしめられる。従
って、ブランキング間隔情報はテレビジョン走査周波数
に対し直交的に組み立てられる。

（発明の作用） この目的のため、２進カウンタは２５Ｈｚ波形の瞬時位
相を表わす例えば７ビツトの２進語を発生する。４つ最
少有意ピッ）　（Ｌ８Ｂ）は上述したＦ　ＲＯＭをアド
レスするために使用され、これはカラーサブキャリアサ
イクル（Ｆｓｃ）の一つの象限全表わす１６の位相法め
されたエンベロープ波形に対応するゲイン数を含んでい
る。

カウンタから２つの最大有意ピット（ＭＯＢ）が全Ｆｓ
ｃサイクルの４つの象限を表わし、かつそのサイクルの
継続した象限の開始時間の位相を制御するために使用さ
れる。この開始時間は、実際には、４倍のサブキャリア
速度でクロッキングされるリセット可能な２進カウ／り
において制御される。これはシフトレジスタとして構成
され２進カウンタからの２つのＭ８Ｂ’ｊｚ受けるよう
に接続される。

（発明の実施例） 第１図において、番号１２は公知の矩形形態のテレビジ
ョン画像（例えばビデオのフレーム）を表わし、ここで
垂直線１４は一般的にブランキング期間の開始を示す。

よシ詳細には、線１４は水平走査周波数を表わし、線１
６はＰＡＬテレビジョン規準カラーサブキャリア周波数
（Ｆｓｃ）を表わし、従って４Ｆｓｃサンプリング周波
数のサンプリング点を例示する。図示されるように、画
像、ライン及びサンプリング点の比率関係は図の理解の
目的のため拡大されている。点１８で表わされる時間で
、ブランキング間隔波形の５０％の点はサンプリング位
相のゼロ交差に対応する。ＰＡＬ方式においては、２５
Ｈｚオフセツトのため、引き続く点２０もサンプリング
位相のゼロ交差に対応する波形の５０％の点を表わす。

これら点２０及び引き続く点２２等であきらかなように
、サンプリング点はサンプリング周波数及びサブキャリ
ア周波数間の２５Ｈｚオフセツトにより垂直線１４から
除去に遠くに離れる。従って、デジタルＰＡＬ方式にお
いては、垂直点１４にそってブランキングを再挿入する
事は不可能であり、従ってブランキング期間情報は直交
的ではない。

また、第２図において、本発明によれば、サンプリング
クロックサイクルを描くために十分な数の波形が記憶さ
れ、それぞれは第２図で波形２４，２６．２８とによっ
て表わされるようにわずかに異った位相値を有している
。この例において、サンプリング周波数は４　Ｆｓｃで
あり・それによりただ１６の波形のみを記憶する事が必
要となる。これらはＦｓｃサイクルの一つの象限を描き
、ついでそれぞれが４Ｆｓｃサイクルの一つのクロック
パルスにより各象限の開始アドレスを遅延して、その象
限を４回反復する。点２０で、エンベロープ２６は一つ
のサンプル時間たけ点１８のエンベロープ２４に先だっ
て表われ、−芳志２２のエンベロープ２８は一つのサン
プル時間だけ点２０のエンベロープ２６に先だって生じ
る。もし１６の記憶されたエンベロープが２５Ｈｚ速度
でメモリから逐次的に読み出されるならば、ブランキン
グ領域はＰＡＬ　２５Ｈｚオフセツトを補償する方向に
２５Ｈｚだけオフセットせしめられる。この結果、ブラ
ンキング間隔情報は、新たなブランキング情報がビデオ
信号に再挿入される時にテレビジョン走査周波数に直交
して組み立てられる。

Ｆｓｃ及びＦＨがフレーム当り一つのＦｓｃサイクルで
生じ、フレーム周波数が２５Ｈｚであるために、フレー
ム当ク一つのサイクルは２５Ｈｚオフセツトに等しい。

４Ｆｓｃは、ここにおいて、サンプリング周波数に等し
く、かつ１６の波形がメモリに記憶きれるために、もし
これら複数の波形が画像の間で４回繰り返すならば、こ
のステッピングプロセスは一つの画像当り６４回行なわ
れる。４．ａｓＭＨｚのＰＡＬサブキャリアではブラン
キング信号のタイミングエラーは水平ブランキング間隔
波形の１解像度要求」をはるかに越える３、５ナノ秒程
度のものとなる。

第３図においてプログラマブル読み出し専用メモリ　（
ＰＲＯＭ）３　、ｓはあらかじめ選択された形及び継続
的な位相差の１６の波形の組のゲイン数でロードされる
。波形の数はカラーサブキャリアサイクルの一つ象限を
描くには十分でめる０必要に応じて、全サブキャリアサ
イクルに対し十分な波形が記憶されてもよい。−例で、
これら波形に対応するゲイン数はここでは任意のエツジ
の形が記憶されかつ本発明に従ってアドレスされてもよ
いが、サイン二乗エツジを定めるように選択されている
。上記波形が均一１あるいは非力−位相差を有してもよ
く、そこにおいては非均−位相形態が均一データ出力を
与えるように相補的な非力−速度でアドレスされる。

ＰＲＯＭｉ６は、以下に詳細に記載されるように、３ビ
ツトエンベロープアドレスによ＃）４ＦＳＣでアドレス
される。２進カウンタ４０は６４Ｘ２５Ｈｚに等しい周
波数のクロック信号によりクロッキングされ、２５Ｈ２
波形の瞬時位相を表わす２進語（７ビツトの）を発生す
る。カウンタ４０の４つのＬ８Ｂは母線４２を介しＰＲ
ＯＭ　３６をアドレスする。Ｆｓｃサイクルの象限を表
わしかつそれぞれの組の波形を選択するために開始時間
の位相を制御するために使用される２つのＭ８Ｂｔｄ母
１ｍ４６に介して、ここにおいてはシフトレジスタとし
て構成されるプリセット可能な２進カウンタ４４に与え
られる。カウンタ４４はライン４８の４　Ｆｓｃクロッ
クによってクロッキングされ、ついで、ＰＲＯＭ３６に
接続されるエンベロープ成形母線５０に４　Ｆｓｃのア
ドレス信号を発生する。ゲイン数は逐次的にアドレスさ
れ、母線５２を介し直交ブランキング情報としてマルチ
プライヤ５４に供給される。ゲイン数を表わす２進語は
ブランキングエンベロープ領域と重なりかつブランキン
グ、同期及びバースト信号のピーク値を表わす定常状態
スイッチング波形のゲインを変更するための乗算係数か
ら成る。

マルチプライヤ５４はさらに、１０ビツト母線５６を介
してビデオ信号に挿入されるようなブランキング、同期
及びバースト信号と同様にデジタルビデオ信号を受ける
。上述したように、ＰＲＯＭ３６から受けた乗算係数は
元のビデオ信号のブランキング、同期及びバーストに対
する重なった信号を表わす数とかけ算されて、元のブラ
ンキング、同期及びバーストの代りにビデオに挿入され
るべき正確に形づくられたデジタルエツジを発生せしめ
る。マルチプライヤ５４はライン６０での４　Ｆｓｃク
ロックによってクロッキングされ、１２ビツト出力ビデ
オ母線５８に再結合したビデオ信号及びブランキング間
隔情報を供給する。ここにおいて、母線の寸法（何ビッ
トのものか）は本発明全記載する目的のためのみで特記
されておシ、本実施例方式の全体にわたシ他の寸法の母
線が使用されてもよいことは明らかである。

第３図の種々の要素は第４，５図においてより詳細に示
されている。第４Ａ図において、２進カウンタ４０は３
つのＩＣ５２，６４，６６から形成されておシ、これら
はライン６８でシステムタイミングによって与えられる
反転された基準Ｈパルスをカウントするプリセット可能
な２進カウンタである。カウンタ６２及び６４は６４　
Ｘ　２５　Ｈｚでクロッキングされてアトレッジ／グを
与える。１対のＤ形フリップフロップ７０．７２はライ
ン７４での基準垂直（至）パルスとライン６日での反転
された基準水平０パルスとによってそれぞれクロッキン
グされる。フリップフロップ７０の「真」出力はフリッ
プフロップ７２の入力に与えられ、「非真」出力はクリ
ア入力に戻される。フリップフロップ７０’、７２のプ
リセット入力は＋５ｖの電源に接・続されている。フリ
ップフロップ７２の「真」出力はＩＣ６２のＢ入力及び
１対のＮＯＲゲート７６．７８に接続されている。ＮＯ
Ｒゲート７８はＩＣ６２゜６４のロード入力に、ＮＯＲ
ゲート７６は工Ｃ６６のロード入力に接続されている。

ＩＣ６４のキャリー出力はＮＯＲゲート７Ｂ及びＩＣｔ
５６の可能化（エネーブル）入力に接続されている。Ｉ
Ｃ６２のキャリー出力はＩＣ５４の可能化入力に接続さ
れる。ＰＡＬ　（＋）及び２５Ｈｚオフセツト（−）論
理信号はそれぞれライン８０．８２に存在し、ＩＣ６２
，６４，６６のビン１４においてＡＮＤ操作される。こ
れらＩＣは２進加重化アドレスを与えるようにそれぞれ
のプリセット入力によりプリロードされる。

ＩＣ６４のビン１３．１４及びＩＣ６６のビン１２゜１
３．１４は母ＭＩ８６を介してアダー８４のそれぞれの
Ａ入力に結合てれる２進カウンタ４０から出力として５
ビツト２進語を与える。他の２進語はラッチ８８を介し
てアダー８４０Ｂ入力に供給され、オフセット問題がな
いためにカウンタ４０が無能化されるようなＮＴＳＣ方
式において使用するための所望の一定位相に対応する。

従って、この語はカウンタ出力を位相決めするために使
用され、マイクロプロセッサ制御の下で母線９０での制
御データ信号により供給されかつラッチ８８より記憶さ
れる。

ライン８２．８０でのＰＡＬ（＋）信号及び２５Ｈｚオ
フセツト（−）信号に応じて、オフセット発生器はＰＡ
Ｌ規準で動作し、２進カウンタ４０は基準Ｈバルスヲ６
２５で分周して２５Ｈｚオフセット信号を母線８６″を
介してアダー８４に与える。ＮＴ８Ｃ規準モードにおい
ては、オフセットの問題がないため、２進カウンタ４０
は無能化され、上述したプリセット２進語はラッチ８Ｂ
を介してアダー８４に供給されて、対応するあらかじめ
選択された波形をメモリから選択するようにＰＲＯＭ３
６に一定のアドレスを与えるようにする。この特徴は本
発明には関連しないため、本明細書ではこれ以上詳しく
は説明しない。

ここでは、ラッチ８８が２進カウンタ４０を位相決めす
るための手段を与えるということを言うだけで十分であ
ろう。

アダー８４は一組の排他的ＯＲゲー）？介してアドレス
母線４２に４つのＬ８Ｂ　（ＡＭ５−ＡＭ６）に対応す
るＦ　ＲＯＭアドレス信号を供給する。これらＯＲゲー
トには、第４Ｂ図に関連して後に詳細に記載される複合
ブランキング、複合同期及びパーストゲート／ビデオ信
号から与えられる反転された信号が供給される。ＰＲＯ
Ｍアドレス信号は、第３図において上述されかつ第５図
に関連して後に説明されるＰＲＯＭ３６　（第５図）に
記憶されている１６の波形に対応するゲイン数をアドレ
スする。アダー８４はまた上述した母線４６での３つの
Ｍ２Ｒ（ＡＭＯ−ＡＭ２）に対応する３ビツトの２進語
の形の象限選択信号を供給する。母線４６の信号の内の
２つのビットは、実際は、象限選択信号を与え、この信
号は４Ｆｓｃクロック信号の象限を表わしかつ種々の象
限を選択するだめの開始時間の位相を制御する。母線４
６の第３のＭＯＢはアダー８４がオーバーロードする場
合に使用される。

第４Ｂ図において、母線４６は２進カウンタ４４のプリ
セット入力に接続され、これはシフトレジスタとして構
成される第１及び第２のプリセット可能な２進カウンタ
９４．９６’ｉ含んでいる。カウンタ９４は、ピ／７の
信号がカウント状態を行なわせると、４Ｆｓｃクロツク
（その周期が７０ナノ秒である）をカウントする。アｆ
−８４からの２５Ｈｚオフセツトデータはカウンタ９４
をプリセットし、それがプリセットカウントになった状
態で、ビン１５に１つの信号を、ライン９８にその反転
された信号を発生する。ビン１５からのパルス位置は母
線４６を介してカウンタ９４のロード入力に供給される
プリセット数によって決定され、従ってそれは２５Ｈｚ
オフセットヲ反映する。この信号はＤ形フリップフロッ
プ１００ｔ−クロッキングし、排他的ＯＲゲー）１０２
ｙ−介してカウンタ９４のロード入力に、かつ７リツプ
フロツプ１００及び排他□的ＯＲゲー）１０４’ｉ介し
て可能化ビン７に与えられる。ゲート１０２及び１０４
はまたビデオ信号のブランキング間隔の各転移の境界を
表わす信号を供給するライン１０６にも接続される。

よシ詳細には、入力信号はそれぞれシステム同期発生器
（図示せず）からライン１０８，１１０及び１１２を介
して供給される。これら３つの信号のタイミングは一般
的に既知であり、複合ビデオ信号のそれぞれの信号部分
の開始及び停止時間を指示する。これら信号はバッファ
に与えられ、そしてインバータならびにＮＡＮＤゲート
１１４によシ結合される。ライン１０６のこのようにし
て得た境界指示信号はフリップフロップ１００の入力及
び排他的ＯＲゲート１０２，１０４に供給され、それに
より境界の転移のそれぞれは上述したＩＣ１０ｎ、　１
０２．１０４及び９４で形成されるエツジ検出回路によ
シライン９８での信号のそれぞれのパルスに変換される
。本発明によれば、カウンタ９４に供給されるプリセッ
ト入力は各パルスの位置を検出し、すなわち２５Ｈｚの
４つの象限に生じる１クロックサイクル遅延を与える。

これは２５Ｈｚオフセット速度で量子化されるステップ
でのブランキング、同期及びバーストエンベロープのシ
フトを与える。すなわち、カウンタ９４にロードされる
プリセット数は開始アドレスを遅延させ、すなわち各４
　Ｆｓｃサイクルの１つのクロックパルスにより記憶波
形の組を選択するため開始時間の位相を制御する。ライ
ン９８でのこれらシフトされた境界パルスは、各サイン
二乗化されたエツジ（例えばサイン二乗化曲線である記
憶波形に対応する）が引き続いて形成されるべき時に信
号化のために使用される。このパルス信号はＰＲＯＭ　
３６をアドレスし始めるために使用され、それによりそ
れら波形に対応するゲイン数が２５Ｈｚオフセツトに対
し補正されるＰＲＯＭ出力で生じる。

しかしながらＰ’ＢＯＭ５６ｔ−アドレスするためのそ
れぞれのアドレスが与えられなければならない。従って
、ライン９Ｂでのパルス信号ハカウンタ９６に供給され
、このカウンタはライン９８でのパルスがプリセットカ
ウントをロードする各たびにプリセット数から開始する
４Ｆｓｃクロックサイクルをカウントする。母線１１６
でのこの結果の信号Ａφ−Ａ３はカウンタ９６の２進出
力に対応し、エンベロープ成形を行なうアドレスから成
る。Ａφ倍信号クロックライン１１８での４　Ｆｓｃク
ロックの一つのカウントに対するものである。信号Ａ１
は信号Ａφを２で２進的に割ったものであり、信号Ａ３
は信号Ａ２を２で２進的に割シ算したものである。信号
Ａ４は１６の終了カウントに引き１ｊｉ（４Ｆｓｃの転
移で高から低への転移を作る。信号Ａφ−Ａ４は母線１
１６を介してＰＲＯＭ１２０に供給され、このＰＲＯＭ
１２０は種々の水平タイミング信号を与える。

３つのこれ以上の信号Ａ５．Ａ６及びＡ７はＰＲＯＭ１
２ｏに対するアドレス信号として働くように第４Ｃ図に
おいて発生づれる。信号Ａ５は、システムエンベロープ
発生器（図示せず）において発生されるゲインビットが
Ｏから１．０まで増大しているような場合には低であり
、ゲインビットが１゜０から０までの場合には高である
。

信号Ａ６は、本来同期パルスの先導端のサイン二乗化エ
ツジの開始が形成される前の時間から開始する論理１の
状態にある広い同期信号であり、これは水平同期パルス
のサイン二乗化尾端が形成された後の時間まで論理１状
態に留凍る。

ｆｌＡ　７　ｉｄバーストエンベロープのサイン二乗化
エツジが形成される時に開始する論理１状態への転移を
作る広いバースト信号であり、これはバーストエンベロ
ープのサイン二乗化尾端が形成される後の時間まで論理
１状態に留筐る。

信号Ａ５−Ａ７はそれ自体本発明には関連しないために
、それらについては本明細書でこれ以上記載しない。Ｐ
ＲＯＭ１２０からの信号はラッチ１２２及びライン１２
４での４Ｆｓｃクロツクにより再クロッキングされる。

ラッテ１２２のラインＡＭφ−ＡＭ２は第３図に関連し
て上述したアドレス母１５０（エンベロー−ｙ成形ｍｍ
＞にエンベロープ成形信号を与え、種々の水平タイミン
グ信号と共に第５図の回路に与えられる。

第５図において、ＰＩ（，０Ｍ５６は同期エンベロープ
Ｐｌ’ｔＯＭ　１２４．５２５プランキ／グエンベロー
ブＰＩ−１，０Ｍ１２（Ｓ及び６２５ブランキング工ン
ベロープＰＲＯＭ１２８　’ｉ含んでいる。入力信号は
Ｆ　ＲＯＭアドレス母線４２）エンベロープ成形母線５
０゜広ブランキングライン１３０、広バーストライン１
３２及び狭ブランキングライン１３３ヲ含んでおり、こ
れらすべては第４Ｃ図のＰＲＯＭ　１２０及びラッチ１
２２より供給される。８ＢＣＡＭ（＋）論理信号、６２
５１５２５論理信号及び８ＥＣＡＭボトル可能化（−）
論理信号もまたそれぞれのライン１５４．１３６及び１
３８に供給される。同期パルスエツジ及ヒバ−ストエン
ベロープのエツジに対する上述したエツジ成形を定める
ゲイン数はＰＲＯＭ１２４に記憶されている。ブランキ
ングエツジに対するゲイン数はＮＴ８Ｃ規準ビデオブラ
ンキングパルスに対するＰＲＯＭ１２６に記憶される。

ＰＲＯＭ１２Ｂは６２５ラインＰＡＬ規準ブランキング
パルスにおいて使用されるブランキングパルスに対する
所望のエツジ成形を定めるゲイン数を記憶するために使
用される。各エツジを定める複数の記憶されたゲイン数
は母線５０でのＡＭφ−ＡＭ２アドレスによって選択さ
れる。これらアドレスビットは第４Ｃ図の信号Ａ５の状
態により、φから１−０１０”るいは１．０．ｏからφ
までの値に対しゲイン数１−８逐次的に選択するように
アドレスを循環する。これら出力ゲイン数は母線５２に
与えられ４　Ｆｓｃクロックによシフロッキングされる
ラッチ１４０により再クロッキングされ、ついで第３図
において上述したマルチグライヤ５４のＸ人力ボートに
与えられる。

ゲート１４２，１４４及び１４６は、ブランキングエツ
ジが形成されるような時にはＰＲＯＭ１２Ｂ（あるいは
ＮＴＳＣにおいては１２６）及び同期又はバーストエツ
ジが形成されるような時にはＦ　ＲＯＭ１２４を可能化
するようにそれぞれのライン１３０゜１３８及び１３４
にそれぞれ高ブランキング、８ＥＣＡＭボトル可能化（
−）及びＳＲＣＡＭ　（＋）信号を与える。

（発明の効果） 従ってこのようにして得た再び組み合わされたビデオ信
号及び新たなブランキング間隔情報は下流のＤ／Ａ変換
器（図示せず）に与えられ、その出力はブランキング間
隔領域が画面に対し直交的であり、かつテレビジョン規
準と一致したビデオ信号である。その時に、ＰＡＬ　２
５Ｈｚオフセツトの補正が画面で観察されることになる
。

【図面の簡単な説明】

第１図はＰＡＬ方式で固有の２５Ｈｚオフセツトを示す
テレビジョン画像を表わすグラフ図であるＯ 第２図は記憶可能なゲイン数を定めるＰＡＬ方式の相対
的サンプリングタイミング及びブランキング間隔エンベ
ロープを表わす複数の波形を示すグラフである。 第３図は本発明のオフセット発生器のブロック図である
。 第４Ａ、４Ｂ、４０図は第１図の回路の２進カウンタ及
びシフトレジスタの構成を示す回路図でおる。 第５図は第１図の回路のＰＩ（ＯＭの構成を示す回路図
である。 図テ、５６　ｉ；ｉＰＲＯＭ、　４ｏ、　４４　ｉｊ：
　２進カウンタ、５４はマルチプライヤを示す。

Claims (16)

【特許請求の範囲】
1. （１）カラーサブキャリアを有しかつテレビジョン走査
   周波数に関して非直交的に走査されるデジタルテレビジ
   ョン信号から直交波形エンベロープを発生するための回
   路に於いて、予め選択された形と異なつた位相の複数の
   波形をデジタル的に記憶するための手段と、この記憶手
   段に接続されて上記テレビジョン走査周波数に関して直
   交構成で上記波形を組立てる速度で継続的に記憶された
   波形を逐次的に選択するための手段とを具備してなるこ
   とを特徴とする上記回路。
2. （２）特許請求の範囲第１項記載の回路に於いて、上記
   選択手段はカラーサブキャリアサイクルの予め選択され
   た部分のそれぞれを表わすプリセット信号を供給するた
   めのカウンタ手段を含んでおり、上記記憶手段の内容は
   上記プリセット信号に応じて各選択された部分に対して
   １度連続してアドレスされることを特徴とする上記回路
   。
3. （３）特許請求の範囲第２項記載の回路に於いて、上記
   カウンタ手段は、上記波形を逐次的に選択するＰＲＯＭ
   アドレス信号を供給しかつ１クロックサイクル遅延を有
   する連続パルスとして上記プリセット信号を供給するた
   めの第１の２進カウンタ手段を含んだことを特徴とする
   上記回路。
4. （４）特許請求の範囲第３項記載の回路に於いて、上記
   記憶手段はデジタルゲイン数の組の形で上記波形を含ん
   でおり、上記第１の２進カウンタ手段はデジタルゲイン
   数の上記組をアドレスするための開始時間の位相を表わ
   す２進語の形で上記プリセット信号を供給することを特
   徴とする上記回路。
5. （５）特許請求の範囲第４項記載の回路に於いて、上記
   波形エンベロープの各転移の生起時に上記記憶手段をア
   ドレスするための第２の２進カウンタ手段を含んだこと
   を特徴とする上記回路。
6. （６）特許請求の範囲第５項記載の回路に於いて、上記
   第１の２進カウンタ手段に接続されたＨ関連信号の第１
   のソースと、上記第２の２進カウンタ手段に接続したカ
   ラーサブキャリアの第２のソースとを含んだことを特徴
   とする上記回路。
7. （７）特許請求の範囲第３項記載の回路に於いて、上記
   予め選択された部分は上記カラーサブキャリアサイクル
   の４つの象限のうちの１つの象限であり、上記第１の２
   進カウンタ手段は各象限に対して開始するように上記プ
   リセット信号で上記記憶手段をアドレスすることを特徴
   とする上記回路。
8. （８）特許請求の範囲第７項記載の回路に於いて、上記
   複数の波形は上記カラーサブキャリアサイクルの象限を
   描くために充分な数であり、上記第１の２進カウンタ手
   段は２５Ｈｚのオフセット速度で走ることを特徴とする
   上記回路。
9. （９）特許請求の範囲第８項記載の回路に於いて、上記
   テレビジョン信号はカラーサブキャリア周波数の４倍で
   サンプリングされ、上記複数の波形は１６の波形に等し
   いことを特徴とする上記回路。
10. （１０）特許請求の範囲第１項記載の回路に於いて、上
    記波形はＰＡＬエンコードされたブランキング間隔のタ
    イミングエンベロープを描くようになつており、上記選
    択手段は２５Ｈｚのオフセット速度で上記記憶された波
    形を選択することを特徴とする上記回路。
11. （１１）特許請求の範囲第１項記載の回路に於いて、上
    記記憶手段は上記選択手段によつて読出し専用メモリ態
    様でアドレスされることを特徴とする上記回路。
12. （１２）特許請求の範囲第１項記載の回路に於いて、上
    記波形は各波形間の均一な位相差で記憶されかつ均一な
    速度で選択されることを特徴とする上記回路。
13. （１３）カラーサブキャリアが水平走査周波数から２５
    ＨｚだけオフセットしているようなＰＡＬエンコードさ
    れたデジタルテレビジョン信号からブランキング同期及
    びバーストに対応する直交ブランキング間隔エンベロー
    プを発生するための回路に於いて、上記エンベロープ及
    びわずかに異なつた位相を表わす複数の波形をそれぞれ
    のアドレスで記憶するためのＰＲＯＭ手段と、このＰＲ
    ＯＭ手段に接続されて水平走査周波数に関して直交的に
    上記波形を組立てるように２５Ｈｚの速度で上記記憶さ
    れている波形を逐次的にアドレスするための２進カウン
    タ手段とを具備してなることを特徴とする上記回路。
14. （１４）特許請求の範囲第１３項記載の回路に於いて、
    上記テレビジョン信号はカラーサブキャリアの倍数でサ
    ンプリングされ、上記ＰＲＯＭ手段は１つのサンプリン
    グクロックサイクルを描くように充分な複数の波形を記
    憶し、上記２進カウンタ手段は継続的な記憶波形を逐次
    的に選択するためのアドレス信号を供給し、かつ上記複
    数の波形を選択するための開始時間の位相を制御するた
    めのプリセット信号を供給することを特徴とする上記回
    路。
15. （１５）特許請求の範囲第１４項記載の回路に於いて、
    テレビジョン信号はカラーサブキャリアの４倍でサンプ
    リングされ、上記ＰＲＯＭ手段はカラーサブキャリアサ
    イクルの１つの象限を描く一組１６の波形を記憶し、上
    記２進カウンタ手段は継続した組の波形をアドレスする
    ための開始時間の位相を制御するように全カラーサブキ
    ャリアサイクルの４つの象限の代表として上記プリセッ
    ト信号を供給することを特徴とする上記回路。
16. （１６）特許請求の範囲第１５項記載の回路に於いて、
    上記２進カウンタ手段は、水平走査周波数に応じて２進
    語を発生するための第１のカウンタと、この第１のカウ
    ンタに作動的に接続されそれからの２進語によりプリセ
    ットされる第２のカウンタと、上記第２のカウンタに接
    続されて上記ブランキング間隔エンベロープの境界と対
    応するエンベロープ成形２進語を上記ＰＲＯＭ手段に供
    給するための第３のカウンタとを含むことを特徴とする
    上記回路。