JP2543262B2

JP2543262B2 - 映像信号のブランキング処理装置

Info

Publication number: JP2543262B2
Application number: JP3092006A
Authority: JP
Inventors: 幸夫中川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-04-23
Filing date: 1991-04-23
Publication date: 1996-10-16
Anticipated expiration: 2011-10-16
Also published as: JPH04323969A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気記録再生装置やビデ
オカメラの出力映像信号の処理をディジタル的に行うビ
デオ信号処理装置に於て、ディジタルビデオデータのブ
ランキング位置やブランキング幅の規制及び調整を行う
映像信号のブランキング処理装置に関するものである。

【０００２】

【従来の技術】テレビジョン信号（以下、映像信号とい
う）は一般的に２つの分類の信号、即ち、ビデオ情報信
号成分といくつかの同期信号成分との複合信号である。
輝度信号と搬送色信号が多重されたコンポジット映像信
号をディジタル的に作成する場合、同期信号及びカラー
バーストなどのディジタルデータ（以下、同期信号とい
う）と、輝度信号と搬送色信号の多重データ（以下、映
像情報という）に水平・垂直の同期信号部分に相当する
部分のデータを除去するブランキング処理を行った後の
データとを、加算あるいは時間軸上で切り換えて出力す
るのが一般的である。映像情報のブランキング処理をデ
ィジタル的に行う方法としては、例えば特開昭６２−１
８１５８６号公報に示されており、同期信号に対し一定
タイミングで映像情報のエンベロープを発生し、映像情
報とエンベロープを乗算する方法が用いられている。エ
ンベロープの立ち上がり及び立ち下がりの傾斜データに
は通常Sin²化エッジが用いられる。ここで、映像情報の
エンベロープの傾斜データにSin²化エッジを用いるの
は、映像情報の同期信号との境界に傾斜処理を行うこと
により、アナログ信号に変換した際に、境界での急峻な
変化エッジの高周波成分によりリンギング等の不要成分
が発生するのを防止するためである。

【０００３】

【発明が解決しようとする課題】しかしながら上記従来
の構成を、磁気記録再生装置等で編集やダビングを繰り
返す操作に使用する場合、以下に説明する問題点を有し
ていた。図１３は従来のブランキング処理装置に於ける
同一映像情報のダビング特性図である。同図に於ては説
明を簡単にするため、ディジタルデータをアナログ的な
大きさで表わしている。例えば、ブランキング処理を行
う前の映像情報は同図の原映像情報で示すような１水平
期間（１Ｈ）のある区間Ｄ’で切り出された信号であ
り、通常は映像信号の規格、例えば（ＣＣＩＲＲＥＰ
ＯＲＴ６２４−３）等で定められた映像情報の幅、即ち
１Ｈより最小限必要なブランキング幅を減算した幅より
若干広い信号で、ビデオカメラ等の映像機器の構造で決
定されるものである。説明を簡単にするために、原映像
情報は白レベル（１００％）の輝度信号で表す。同図を
もとに従来の問題点について説明を続ける。上記した原
映像情報にエンベロープで示すデータを乗算することに
より、映像情報境界に傾斜処理がなされた同図のa₀で示
す映像情報が得られ、Ｈシンク，バースト等の同期信号
と混合されて同図の映像信号が得られる。ここで得られ
た映像信号をさらに、磁気記録再生装置などによりダビ
ングや編集の処理を行った場合、原映像情報が同図a₀で
示す情報となるため、ブランキング処理を繰り返し行っ
た場合、映像情報は同図a₁，a₂で示すように傾斜が急峻
となって行く。従って、処理を行う度に映像情報の境界
の傾斜部分のデータが乗算により失われる他、境界の傾
斜が急峻になることによってアナログ信号に変換した際
に、境界での急峻な変化エッジの高周波成分によりリン
ギングなどの不要成分が発生する不都合が生じる。

【０００４】本発明は上記従来の問題点を解決するもの
で、特に磁気記録再生装置などによる編集やダビングの
操作の様に、ブランキング処理を複数回行う場合でも映
像情報に前記した様な劣化を生じることがなく、また簡
単な回路構成で各種映像処理装置にも容易に対応可能な
映像信号のブランキング処理装置を提供することを目的
とする。

【０００５】

【課題を解決するための手段】この目的を達成するため
に本発明の映像信号のブランキング処理装置は、映像の
水平・垂直位置をカウントするカウンタと、前記カウン
タの出力より映像情報の最大値を規制する第１のエンベ
ロープを発生する第１のエンベロープ発生回路と、前記
カウンタの出力より映像情報の最小値を規制する第２の
エンベロープを発生する第２のエンベロープ発生回路
と、前記第１のエンベロープと映像情報とを比較し、前
記第１のエンベロープ以上の映像データを前記第１のエ
ンベロープに置き換える第１のリミッタと、前記第２の
エンベロープと前記第１のリミッタの出力とを比較し、
前記第２のエンベロープ以下の映像データを前記第２の
エンベロープに置き換える第２のリミッタとで構成して
いる。

【０００６】

【作用】本発明は上記した構成により、映像の水平・垂
直位置をカウントするカウンタが映像情報のサンプリン
グクロックをカウントし、カウンタのカウント出力を水
平・垂直をアドレスとして、第１および第２のエンベロ
ープ発生回路は出力すべき映像信号に対応した形で、各
々映像情報の上限のエンベロープと下限のエンベロープ
を発生し、第１のリミッタと第２のリミッタにより出力
すべき映像信号のなかの映像情報の最大値及び最小値を
規制する他、映像情報の境界の傾斜処理及びブランキン
グ区間に入り込んだ映像情報を取り除く操作も可能にし
ている。

【０００７】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【０００８】図１は本発明の第１の実施例における映像
信号のブランキング処理装置のブロック図を示すもので
ある。図１において、１は第１のエンベロープ発生回
路、２は第２のエンベロープ発生回路である。１１はリ
ード・オンリ・メモリ（以下、ＲＯＭという）、１２は
反転処理回路、１３，１４は遅延メモリ、１５はマルチ
プレクサであり、以上はエンベロープ発生回路１を構成
する。同様に、２１はＲＯＭ、２２は反転処理回路、２
３，２４は遅延メモリ、２５はマルチプレクサであり、
エンベロープ発生回路２を構成する。３は映像の水平・
垂直位置をカウントするカウンタであり、カウント出力
は映像の水平・垂直アドレスとなり、エンベロープ発生
回路１，２のなかのＲＯＭ１１，２１にアドレスとして
供給される。４は第１のリミッタ、５は第２のリミッタ
である。

【０００９】図２はカウンタ３の詳細なブロック図、図
３はカウンタ３のタイミング図の一例である。図２にお
いて、３１は水平カウンタ、３２は垂直カウンタであ
り、以上の２つのカウンタによりカウンタ３を構成す
る。

【００１０】以上のように構成された本実施例の映像信
号のブランキング処理装置について、以下その動作を説
明する。クロックＣＫはディジタルデータの形の映像情
報ＤＩのサンプリングクロックであり、例えばカラーサ
ブキャリア周波数の４倍の周波数のクロックである。本
発明は、特にサンプリングクロックが水平周波数の整数
倍の関係にない映像信号（例えばＰＡＬ方式のコンポジ
ット映像信号）の場合に大きな効果を発揮するので、以
下の説明に於て特に限定の必要がない場合はＰＡＬ方式
のテレビジョン信号で説明する。クロックＣＫの周期を
Ｔとすれば、１水平周期Ｈは（数１）で表される。

【００１１】

【数１】 H＝(1135+4/625)T

【００１２】始めに図２，図３を参照しながら水平カウ
ンタ３１と垂直カウンタ３２のシーケンスを説明する。
リセットパルスＲＳＴは１フレームに１回の１クロック
幅のパルスである。但し、フレームは２フィールド、１
フィールド（１Ｖ）は（６２５／２）Ｈである。水平カ
ウンタ３１は例えばクロックごとに１ずつカウントアッ
プし、１Ｈで０〜１１３４までのカウントを繰り返し、
カウント値が０になる前にキャリーＣＨを垂直カウンタ
２に出力する。垂直カウンタ３２はキャリーＣＨにより
１Ｈごとに４ずつカウントダウンし、カウント値が３以
下の場合は、次のカウント値は現在のカウント値に６２
５を加算した値より４を減算した値とし、そのときだけ
キャリーＣＶをカウンタ３１に供給し、キャリーＣＶ発
生時には水平カウンタ３１は０〜１１３５までのカウン
トを行う。水平カウンタ３１のカウント出力はアドレス
ＭＡＤＲの上位ビットＭＡＤＲ１、垂直カウンタ３２の
カウント出力はアドレスＭＡＤＲの下位ビットＭＡＤＲ
２となる。アドレスＭＡＤＲで図１に示すＲＯＭ１１，
２１よりエンベロープの傾斜データＨＥＳおよびＬＥＳ
が読み出される。ＲＯＭ１１及びＲＯＭ２１は数クロッ
ク分のエンベロープの片側の傾斜部分の波形を記憶して
おくだけでよい。

【００１３】図４にＲＯＭ１１に記憶する傾斜データＨ
ＥＳの波形図、図５にＲＯＭ２１に記憶する傾斜データ
ＬＥＳの波形図を示す。同図に於て、破線で示した波形
は図１に於ける反転処理回路１２，２２で処理した後の
反転データＨＥＥ及びＬＥＥである。傾斜データはディ
ジタル値で記憶されているが、説明上データの値をアナ
ログ的に表現している。

【００１４】図４に於て、縦軸が傾斜データの大きさ、
横軸がＲＯＭ１１に供給されるアドレスを示している。
アドレスＭＡＤ１は１クロック幅（Ｔ）単位のサンプリ
ング位相を表わし、アドレスＭＡＤ２は（１／６２５）
Ｔ単位のサンプリング位相を表わす。傾斜データＨＥＳ
の変化は例えば８Ｔ以内に完結し、時間ｔに対し（数
２）で表されるものとする。

【００１５】

【数２】 HES=Hmin+(Hmax-Hmin)sin²{(π/2)(t/8T)}

【００１６】（数２）の関係よりＲＯＭ１１のアドレス
ＭＡＤＲ１とＭＡＤＲ２に対応するデータに（数３）で
示すデータを記憶する。

【００１７】

【数３】 HES=Hmin+(Hmax-Hmin)sin²{(π/16)(MADR1+MADR2/625)}

【００１８】ＲＯＭ１１の出力データは例えば１０ビッ
トのバイナリーコードであり、最大値Hmax及び最小値Hm
inは１６進表示で（数４）および（数５）で表される値
とする。

【００１９】

【数４】 Hmax＝"3FE"HEX

【００２０】

【数５】 Hmin＝"100"HEX

【００２１】ここで、最大値Hmaxは映像情報の最大値
（白レベル１００％）であり、最小値Hminは映像情報の
ブランキングレベル（ペデスタルレベル）である。ま
た、傾斜データＨＥＳの変化は例えば８Ｔ以内に必ず完
結するものとすれば、ＲＯＭ１１のアドレスが（数６）
で表される場合の出力データは最小値Hminに等しく、ア
ドレスが（数７）で表される場合の出力データは最大値
Hmaxに等しいと考えられる。

【００２２】

【数６】 (MADR1,MADR2)＝(0,0)

【００２３】

【数７】 (MADR1,MADR2)＝(7,624)

【００２４】実際エンベロープを作成するのに必要な、
変化するデータはアドレスＨＡＤＲ１の０〜７に相当す
る８サンプル分のデータであり、その他は前記した最大
値Hmaxおよび最小値Hminで代用できる。例えば、図４に
於てＨＡＤＲ１が１０２４〜１１３５の場合にはＲＯＭ
１１のアドレスが（数６）で表されるデータHminを出力
し、ＨＡＤＲ１が８〜１０２３の場合には（数７）で表
されるデータとHmaxを出力することで、ＲＯＭ１１の容
量を少なくする。反転処理回路１２はＲＯＭ１１より出
力されたエンベロープの片側の傾斜データＨＥＳに傾斜
反転の処理を行いデータＨＥＥを作成するもので、デー
タＨＥＥはエンベロープのもう片側の傾斜データとなる
ものである。反転処理回路１２の動作としては、例えば
図４のデータＨＥＳにビット反転の処理を行い、適当な
数値（本実施例では１６進表示で”０ＦＦ”ＨＥＸ）を
加算することにより、図４の破線で示すデータを簡単に
作成することができる。

【００２５】ＲＯＭ２１の動作は基本的にＲＯＭ１１の
動作と同じであるが、記憶されるデータが若干異なる。
図５に於て、縦軸が傾斜データの大きさ、横軸がＲＯＭ
１１に供給されるアドレスを示している。データＬＥＳ
の変化は例えばＲＯＭ１１と同様に８Ｔ以内に完結し、
時間ｔに対し（数８）で表されるものとする。

【００２６】

【数８】 LES＝Lmin+(Lmax-Lmin)sin²{(π/2)(t/8T)}

【００２７】（数８）の関係よりＲＯＭ２１のアドレス
ＭＡＤＲ１とＭＡＤＲ２に対応するデータに（数９）で
示すデータを記憶する。

【００２８】

【数９】 LES＝Lmin+(Lmax-Lmin)sin²{(π/16)(MADR1+MADR2/625)}

【００２９】最大値Lmax及び最小値Lminは１６進表示で
（数１０）および（数１１）で表される値とする。

【００３０】

【数１０】 Lmax＝"004"HEX

【００３１】

【数１１】 Lmin＝"100"HEX

【００３２】ＲＯＭ１１は映像情報の上側のピークを規
制するエンベロープデータのもとになるデータ発生する
ものであったが、ＲＯＭ２１は映像情報の下側のピーク
を規制するエンベロープデータのもとになるデータを発
生するものである。従って、傾斜方向とエンベロープの
振幅及び極性が異なり、データLmaxは映像情報の下側の
ピーク値（例えば同期信号のシンクチップレベル）であ
り、最小値HminはＲＯＭ１１と同様、映像情報のブラン
キングレベル（ペデスタルレベル）である。その他の動
作はＲＯＭ１１と同様であるので重複説明を省略する。
反転処理回路２２はＲＯＭ２１より出力されたエンベロ
ープの片側の傾斜データＬＥＳに傾斜反転の処理を行い
データＬＥＥを作成する。動作としては、例えば図５の
データＬＥＳにビット反転の処理を行い、適当な数値
（本実施例では１６進表示で”３０５”ＨＥＸ）を加算
することにより、破線で示すデータを簡単に作成するこ
とができる。但し、加算後の１１ビットめに発生したキ
ャリーは無視するものとする。

【００３３】さらに、図１の第１のエンベロープ発生回
路１に於てデータＨＥＳ，ＨＥＥより映像情報の最大値
を規制する第１のエンベロープＨＥの発生動作について
説明する。図６に第１のエンベロープ発生回路１に於け
る各部のタイミング図を示す。信号ＳＷはルチプレクサ
１５の切り換えパルスである。また、各部に於けるデー
タの値はアナログ的な大きさで表現している。データＨ
ＥＳおよびＨＥＥはそれぞれ遅延メモリ１３，１４で遅
延されてデータＥＳ１，ＥＳ２となる。遅延メモリ１３
はエンベロープの始まりのデータＨＥＳを映像情報の始
まり付近まで遅延するもので、図６に示すＴ１の遅延量
を有する。遅延メモリ１４はエンベロープの終りのデー
タＨＥＥを映像情報の終り付近まで遅延するもので、図
６に示すＴ２の遅延量を有する。信号ＳＷはデータＥＳ
１が変化する手前で論理”Ｈ”になり、データＥＥ１が
変化する手前で論理”Ｌ”になる信号である。信号ＳＷ
によりマルチプレクサ１５が制御され、ＳＷが”Ｈ”の
ときはデータＥＳ１が、”Ｌ”のときはデータＥＳ２が
第１のエンベロープＨＥとして出力される。第２のエン
ベロープ発生回路２についても同様な動作により第２の
エンベロープＬＥが作成される。

【００３４】図７は図１に於ける映像情報ＤＩとエンベ
ロープＨＥ及びＬＥのタイミング関係図であり、エンベ
ロープＬＥはエンベロープＨＥに対し、振幅の大きさと
方向が異なるデータとなる。

【００３５】次に、第１のリミッタ４と第２のリミッタ
５についてその動作を説明する。図７の映像情報は映像
情報のなかの搬送色信号のレベルが１００％の信号であ
るとする。通常、映像情報のなかの輝度信号はペデスタ
ルレベル以下になることは無い。映像情報の最小値を規
制する第２のエンベロープＬＥが必要となるのは同図に
示すような搬送色信号がペデスタル以下に存在する場合
や、ノイズなどの混入によりペデスタル以下の輝度信号
が発生し、接続された映像機器が同期信号と判断して誤
動作するのを防止する場合である。図７に於て、ＤＤは
第１のリミッタ４の出力、ＤＯは第２のリミッタの出力
であり、符号は図１に付したものと一致する。また同図
に於ても、各部に於けるデータの値はアナログ的な大き
さで表現している。第１のリミッタ４は入力された映像
情報ＤＩと映像情報の最大値を規制するエンベロープＨ
Ｅとを比較し、映像情報がエンベロープＨＥより大きい
場合に映像情報をＨＥと同じデータにする。以上の操作
によりブランキング期間に存在するペデスタルレベルよ
り大きい映像情報が除去される他、映像情報の前後に於
ける情報が切断された部分に発生する急峻なエッジにも
適当な傾斜処理がなされ、図７のＤＤに示す映像情報が
得られる。情報ＤＤはさらに、第２のリミッタ５により
映像情報の最小値が規制される。リミッタ５は入力され
た映像情報ＤＤと映像情報の最大値を規制するエンベロ
ープＬＥとを比較し、映像情報がエンベロープＬＥより
小さい場合に映像情報をＬＥと同じデータにする。処理
後の映像情報ＤＯは図７に示す通り、ペデスタルレベル
の上下のに存在する映像情報に対してブランキング期間
の情報除去とブランキング期間境界に於ける傾斜処理が
なされた映像情報ＤＯとなる。

【００３６】以上の様に本実施例によれば、第１および
第２のエンベロープ発生回路１，２により、各々映像情
報の上側と下側の２つのエンベロープを作成し、第１及
び第２のリミッタ４，５で各々映像情報の上側のピーク
レベルと下側のピークレベルを規制することにより、入
力された映像情報のブランキング処理を行うため、同様
な処理を繰り返し行った場合、既に処理されてしまった
映像情報については、前記２つのエンベロープを越える
映像情報は存在しないため、処理は行われず繰り返し処
理により映像情報が失われるのを防止することができ
る。

【００３７】また、エンベロープ発生回路１，２は遅延
メモリ１２，１３，２３，２４の遅延量を適当に選んで
やることによりエンベロープの始めと終りの傾斜位置が
決定され、ＲＯＭ１１，２１の制御は１Ｈ毎に位相が一
定の傾斜データを出力する操作で可能であるので、例え
ばエンベロープデータの全てをＲＯＭの制御で行う場合
に比較し、特にサンプリングクロックの周期Ｔが水平周
期Ｈの正数倍にないＰＡＬ方式のテレビジョン信号の場
合に制御が容易であり、制御回路の規模やＲＯＭの容量
を少なくは非常に簡単になる。

【００３８】また、本実施例の第１のエンベロープデー
タ発生回路１と第２のエンベロープデータ発生回路２に
は各々２つの遅延メモリを使用しているが、片方の遅延
メモリを省略することも可能である。例えば図６に於
て、ＲＯＭ１１，２１に記憶するデータの位相をアドレ
スに対してずらしてやることにより、遅延時間Ｔ１また
はＴ２のどちらかを省略できる。同様に図６に於て、Ｒ
ＯＭのアドレスＭＡＤＲ１（ＭＡＤＲ２についても同様
に行う）の発生位相をずらしても省略が可能である。こ
の操作は図２または図３に於て供給されるリセットパル
スＲＳＴの発生位相の変更あるいはパルスＲＳＴが発生
したときのカウンタ３１，３２の出力ＭＡＤＲ１，ＭＡ
ＤＲ２の初期値の変更で行う。

【００３９】図８は本発明の第２の実施例に於ける映像
信号のブランキング処理装置のブロック図である。同図
において、６は第１のエンベロープ発生回路、７は第２
のエンベロープ発生回路、８はブランキング処理後の映
像情報を映像信号として出力する際に付加する同期信号
を発生する同期信号発生回路、４０は第１のパルス発生
回路、４１は第２のパルス発生回路、４２は第３のパル
ス発生回路、９は映像情報が記憶されているメモリ、４
は第１のリミッタ、５は第２のリミッタ、５１はブラン
キング処理された映像情報と同期信号をミックスするマ
ルチプレクサである。リミッタ４，５の動作については
第１の実施例と同じであるので、詳細な説明は省略す
る。また、アドレスＭＡＤＲは第１の実施例のカウンタ
３の出力と同じもので、水平カウンタ３１の出力ＭＡＤ
Ｒ１と垂直カウンタ３２の出力ＭＡＤＲ２の複合アドレ
スである。本実施例に於いては、第１のエンベロープ発
生回路６と第２のエンベロープ発生回路７の構成が若干
異なる。図９にエンベロープ発生回路６，７の詳細なブ
ロック図を示す。同図の第１のエンベロープ発生回路６
に於いて、１１はＲＯＭ、１２は反転処理回路、１５は
マルチプレクサであり、以上は第１の実施例と全く同様
なものであるので、重複説明を省略する。１６は遅延メ
モリ、１７は遅延メモリであり、第１の実施例の遅延メ
モリ１３，１４とは制御方法が異なる。エンベロープ発
生回路７についても、２１はＲＯＭ、２２は反転処理回
路、２５はマルチプレクサであり、第１の実施例と全く
同様なものであるので、重複説明を省略する。同様に、
２６は遅延メモリ、２７は遅延メモリであり、第１の実
施例の遅延メモリ２３，２４とは制御方法が異なる上記
のように構成された映像信号のブランキング処理装置に
ついて、以下その動作を説明する。遅延メモリを用い
て、データの遅延を行う場合、内部に書込用のアドレス
カウンタと読出用のアドレスカウンタを備え、各々のカ
ウンタのリセット入力によりデータの書き込み及び読み
出しのタイミングを制御して一定の遅延量を得るライン
メモリまたはフィールドメモリを使用するのが一般的で
ある。

【００４０】図９に於いて、遅延メモリ１６，１７，２
６，２７は例えば１Ｈ（１Ｈのサンプル数は１１３５）
のデータの記憶が可能なラインメモリであり、各々書込
開始パルスＷＲで書き込みが開始し、第１の読出開始パ
ルスＲ１で遅延メモリ１６，２６の読み出しが開始し、
第２の読出開始パルスＲ２で遅延メモリ１７，２７の読
み出しが開始される。図１０に各遅延メモリの各部のタ
イミング図を示す。各遅延メモリの書込開始パルスＷＲ
は全て共通であり、ＲＯＭ１１，２１が傾斜データを発
生する手前で発生される。第１の読出開始パルスＲ１は
パルスＷＲに対して時間Ｔ１だけ遅れた時点で発生し、
第２の読出開始パルスＲ２はパルスＷＲに対して時間Ｔ
２だけ遅れた時点で発生する。上記したパルスＷＲ，Ｒ
１，Ｒ２を各遅延メモリに供給することにより、遅延メ
モリ１６，２６はエンベロープの始まりのデータＨＥＳ
を映像情報の始まり付近まで遅延し、同図に示すＴ１の
遅延量を有する。同様に、遅延メモリ１７，２７はエン
ベロープの終りのデータＨＥＥを映像情報の終り付近ま
で遅延するもので、Ｔ２の遅延量を有する。以上の動作
により、遅延メモリ１６，１７，２６，２７は第１の実
施例に於ける遅延メモリ１３，１４，２３，２４と同じ
遅延量となり、第１の実施例と同様に遅延されたデータ
ＥＳ１，ＥＥ１をマルチプレクサ１５により適当なタイ
ミングで切り換えて出力することにより第１のエンベロ
ープＨＥが得られ、同様にマルチプレクサ２５の出力に
第２のエンベロープＬＥが得られる。

【００４１】次に、前記したパルスＷＲ，Ｒ１，Ｒ２の
作成方法及び本実施例に於けるその他の構成要素につい
て説明する。図１１及び図１２は図８に於ける各部のタ
イミング図である。但し、図１１，図１２に於いても説
明を容易にするため、各部のディジタルデータについて
は、アナログ的な大きさで表わしている。

【００４２】以下、図８及び図１１，図１２をもとに説
明を行う。同期信号発生回路８はアドレスＭＡＤＲより
シンクおよびバーストが多重された同期信号ＳＢを発生
する。同期信号をデジタルデータの形で発生する方法
は、例えば前記した特開昭６２−１８１５８６号公報に
明記されているので、詳細な説明は省略する。アドレス
ＭＡＤＲは映像信号の水平・垂直位置の情報を含んでい
るため、垂直同期信号および水平同期信号等はＲＯＭを
使用して容易に発生できる。また、バーストについて
は、同様にアドレスＭＡＤＲとサブキャリア周波数を持
つ信号ＳＣ及びカラーフィールド（ＰＡＬ方式のテレビ
ジョン信号では８フィールド）の何番目かを示す信号Ｃ
Ｆにより作成する。第１のパルス発生回路４０は同様に
パルスＷＲとパルスＰ１を発生する。第２のパルス発生
回路４１はメモリ９の読出開始パルスＰＲとパルスＰ２
を発生する。パルスＷＲはエンベロープ発生回路６，７
に供給する遅延メモリの書き込み開始パルスであり、ア
ドレスＭＡＤＲのうちの水平位置を表わすＭＡＤＲ１を
デコードして作成する。パルスＰ１は遅延メモリの第１
の読出開始パルスを発生する１クロック前で論理値の”
Ｈ”になり、遅延メモリの第２の読出開始パルスを発生
する１クロック前で論理値の”Ｌ”になる信号であり、
出力する映像情報の時間幅と同じ幅をもつ第１の映像区
間パルスである。パルスＰ１についてもアドレスＭＡＤ
Ｒ１をデコードして作成する。メモリ９はフィールドメ
モリあるいはラインメモリなどの映像処理用のメモリで
あり、例えば時間軸補正装置に使用する数ラインのメモ
リやビデオカメラのＣＣＤ撮像素子等の映像情報が蓄え
られたメモリである。メモリ９はパルスＰＲにより出力
データの読み出しが始まる構成のものである。言い換え
ればパルスＰＲの発生される位相により同期信号ＳＢに
対する読み出される映像情報ＤＩの位相が変化し、マル
チプレクサ５１で同期信号ＳＢと第１および第２のリミ
ッタで処理された映像情報ＤＯとをミックスして得られ
た映像信号は、テレビジョン画面上での映像の位置を変
化させることができる。映像の位置を変化させる操作
は、放送用あるいは業務用の映像機器で一般的に行われ
ている。パルスＰＲは映像情報の開始パルスであり、パ
ルス発生回路４１でアドレスＭＡＤＲをデコードして作
成する。パルスＰＲは１Ｈに一回のパルスでもよいし、
カラーフレームに一回のパルスでもよいが、ここでは説
明上１フレームに一回のパルスとする。パルスＰ２もパ
ルス発生回路４１でアドレスＭＡＤＲをデコードして作
成するが、１Ｈごとに発生するパルスであり、通常状態
ではパルスＰ１と全く同じタイミングの第２の映像区間
パルスである。しかしながら、パルスＰ１と異なり、そ
の発生タイミングは、例えば映像情報の開始パルスＰＲ
を４クロック（サブキャリアの１周期）前に位相を変更
した場合は同様にパルスＰ２も前に位相変更し、パルス
ＰＲを後ろに位相変更した場合は、後ろに位相変更され
るよう第２のパルス発生回路で制御される。即ち、パル
スＰ２映像情報ＤＩの位相に追従して位相の変化する映
像区間パルスである。第３のパルス発生回路４２はパル
スＰ１，Ｐ２より、エンベロープ発生回路６，７に供給
する読出開始パルスＲ１，Ｒ２を作成する。

【００４３】図８の第３のパルス発生回路に於いて、４
３はＡＮＤゲート、４４はインバータ、４５はフリップ
・フロップ、４６はフリップ・フロップ、４７はＡＮＤ
ゲート、４８はＡＮＤゲートであり、フリップ・フロッ
プは入力に対し、出力を１クロック遅延するものであ
る。従って、ＡＮＤゲート４７の出力Ｒ１はパルスＰ１
とＰ２の論理積Ｇの立ち上がりの微分パルスであり、Ａ
ＮＤゲート４８の出力Ｒ２はパルス論理積Ｇの立ち下が
りの微分パルスとなる。

【００４４】図１１のタイミング図に於いて、例えばパ
ルスＰＲを同期信号ＳＢに対してＡの方向に位相変更を
行った場合、映像情報ＤＩもＡの方向に位相が変化す
る。このとき論理積Ｇの立ち上がり部分の位相は変化し
ないが、立ち下がり部分の位相はＡの方向に変化する。
逆に、パルスＰＲをＡの方向に位相変更を行った場合、
論理積Ｇの立ち下がり部分の位相は変化しないが、立ち
上がり部分の位相はＢの方向に変化する。従って、映像
情報の位相を早くした場合にはパルスＲ２の位相が追従
して早くなり、映像情報の位相を遅くした場合にはパル
スＲ１の位相が追従して遅くなる。この結果、映像情報
の位相が早い場合、映像情報に追従してエンベロープＨ
Ｅ，ＬＥの後の傾斜位置が追従して移動するため、映像
情報の切断点の傾斜処理が映像情報の切断点の位相に追
従して行われる。さらに、エンベロープの前の傾斜の位
相は変動しないため、リミッタ４，５で処理された後の
映像情報ＤＯが同期信号ＳＢに対する映像のブランキン
グ位置に漏れるのを防止することができる。また、映像
情報の位相が遅い場合はエンベロープの前の傾斜位置が
追従して移動し、同様な動作を行う。マルチプレクサ５
１は前述の通り、ブランキング処理された映像情報ＤＯ
と同期信号ＳＢを切り換えて映像信号ＶＯを出力する。

【００４５】タイミングは図１２に示す通りである。信
号ＳＷ２は切換制御パルスであり、論理値”Ｈ”のとき
映像情報ＤＯが出力され、論理値”Ｌ”の時同期信号Ｓ
Ｂが出力される。図１１と異なり、説明の都合上映像情
報ＤＯを搬送色信号が加算されたランプ波形で示す。パ
ルスＳＷ２はパルスＰ２に対して少し幅広の信号であり
パルス発生回路４０でＰ２と同様な方法で発生してもよ
い。実際の映像情報は図１２のＤＯに示すような変化す
る輝度信号と搬送色信号の複合データであり、本発明の
映像信号のブランキング処理装置に於て、映像情報をブ
ランキング処理した場合の映像情報と同期信号の境界の
傾斜はエンベロープを乗算した場合に比較し若干異な
る。エンベロープＨＥ，ＬＥで決定される映像情報のレ
ベル幅以内の映像情報については処理されないので、例
えば図１２の映像情報の開始部分の境界Ａ’に示すよう
に、輝度信号のレベルの低い情報については乗算の場合
に比較し傾斜が若干急峻になる。図１２のＡ’は、例え
ば映像情報ＤＩをメモリ９から読み出す際に、同期信号
ＳＢに対して早めに読み出した場合の波形である。ま
た、輝度信号に搬送色信号が重畳された部分についてブ
ランキング境界の傾斜処理を行う場合、図１２の映像情
報の終了部分の境界Ｂ’に示すように搬送色信号の下側
については処理が行われない。搬送色信号の上側のみリ
ミイタが働くので、乗算の場合に比較し搬送色信号、輝
度信号とも減衰量斜が若干少なくなる。図１２のＢ’
は、例えば映像情報ＤＩをメモリ９から読み出す際に、
同期信号ＳＢに対して遅く読み出した場合の波形であ
る。

【００４６】以上のように本実施例によれば、メモリ９
の読み出しの位相制御により、テレビ画面上の映像の位
置を変化させる操作を行った場合に於ても、第１のパル
ス発生回路４０により同期信号に対応する第１の映像区
間パルスを発生し、第２のパルス発生回路４１によりメ
モリ９から読み出された映像情報に対応する第２の映像
区間パルスを発生し、さらに第３のパルス発生回路４２
で第１の映像区間パルスと第２の映像区間パルスの論理
積のパルスの前後に、エンベロープ発生回路６，７に供
給するエンベロープの読出開始パルスを発生し、エンベ
ロープ発生回路６，７は読出開始パルスに従って、エン
ベロープの始まり位置と終了位置を変化するよう働くの
で、映像情報ＤＯが移動した場合、同期信号ＳＢに対す
る映像のブランキング位置に映像が入りこむことを防止
し、第１の実施例と同様にテレビジョン画面上での映像
の始まり位置を一定水平位相に保つだけでなく、例えば
メモリ９から読み出された映像情報の情報切断面の傾斜
処理がなされていない場合、前記切断面に追従してブラ
ンキングの傾斜処理が働くので、前記切断面が画面上の
映像区間に入り込んだ場合に、その境界付近で急峻なエ
ッジが発生し、画面上でのリンギングなどの不用成分の
発生を防止することができる。特に、ＰＡＬ方式のテレ
ビジョン信号を扱う場合、映像情報のサンプリング位相
が水平周期に対して一定位相とならないため、水平位相
に対して一定位相にない映像情報の境界を均一に一定水
平位相にする働きもある。また、詳細な説明は省略する
が、前記した信号規格（ＣＣＩＲＲＥＰＯＲＴ６２
４−３）などには映像の垂直方向のブランキング位相に
関する規定もあり、映像の垂直方向のブランキング位相
を一定にするため垂直同期信号の前後の映像情報の始ま
りと終りに於て、水平周期のほぼ中心で映像情報の終了
および開始が行われる部分（１フレームの特定のライ
ン）が存在する。上記した特定のラインのブランキング
幅の変更については、第１の発生回路４０で発生する映
像区間パルスの幅を特定ラインのみ約半分（垂直同期信
号の前では後ろ半分のパルスを削除し、垂直同期信号の
後では前半分を削除する）に変更してやることにより、
容易に実現できる。第１の実施例で説明したカウンタ３
の出力ＭＡＤＲは図３に示す垂直位置の情報をもつアド
レスＭＡＤＲ２を含んでおり、１フレームの全てのライ
ンでその値が異なるのでアドレスＭＡＤＲ２をデコード
してタイミングを作成してもよいし、アドレスＭＡＤＲ
２はエンベロープを発生する際のサンプリング位相を決
定しているので、垂直方向のブランキング位置を独立に
変更したい場合は、映像の垂直方向の位置をカウンタを
新たに設けてもよい。

【００４７】前記した第１および第２の実施例とも従来
例と異なり、映像情報の状態により傾斜処理の際の映像
情報の立ち上がり速度や減衰量が若干異なるが、エンベ
ロープの傾斜を充分ゆるやかにすることにより、視覚上
問題が発生することは無い。

【００４８】なお、以上に説明した各実施例に於いて、
ＲＯＭ３に記憶するデータを立ち下がりの傾斜データと
し、遅延メモリ６および遅延メモリ７に入力されるデー
タを入れ換えてもよく、全く同様の効果が得られる。ま
た、実施例ではＰＡＬ方式の映像信号について説明した
が、その他のテレビジョン方式についても適用可能であ
る。

【００４９】

【発明の効果】以上のように本発明は、第１および第２
のリミッタで各々映像情報の上側のピークレベルと下側
のピークレベルを規制して映像情報のブランキング処理
を行うので、同様な処理を繰り返し行う磁気記録再生装
置に於けるダビングや編集操作に於ても、既に処理され
てしまった映像情報については処理が無効となり、ブラ
ンキング境界の映像情報が失われて劣化して行くのを防
止することができる。

【００５０】また、エンベロープ発生回路は遅延メモリ
の遅延量を適当に選んでやることによりエンベロープの
始めと終りの傾斜位置が決定され、ＲＯＭの制御は１Ｈ
ごとに位相が一定の傾斜データを出力する操作で可能で
あるので、簡単なハードウエア構成で実現でき、特にサ
ンプリングクロックの周期Ｔが水平周期Ｈの正数倍にな
いＰＡＬ方式のテレビジョン信号の場合に回路規模やＲ
ＯＭを大幅に削減できる。

【００５１】また、第１および第２のエンベロープ発生
回路は傾斜方向の異なる２つのデータの各々を書込開始
パルスで書き込み、一方のデータを第１の読出開始パル
スで読み出す遅延メモリと、もう一方のデータを第２の
読出開始パルスで読み出す遅延メモリで構成することに
より、前記した効果の他に、メモリの操作により、テレ
ビ画面上の映像の位置を変化させた場合でも、エンベロ
ープ発生回路は映像情報の移動に追従してエンベロープ
の始まり位置と終了位置を変化するよう働くので、映像
信号のブランキング区間に映像情報が入りこむことを防
止するとともに、映像情報の境界が映像区間に入り込ん
だ場合には、前記映像情報の境界位置に追従してブラン
キングの傾斜処理が働き、境界付近で急峻なエッジが発
生してリンギングなどの不用成分が発生することも防止
するという優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における映像信号のブラ
ンキング処理装置の構成を示すブロック図。

【図２】第１の実施例におけるカウンタ３の内部構成を
示すブロック図。

【図３】図２におけるカウンタの動作説明のためのタイ
ミング図。

【図４】第１の実施例における第１のエンベロープの片
側の傾斜を記憶したＲＯＭの傾斜データを示す波形図。

【図５】第１の実施例における第２のエンベロープの片
側傾斜を記憶したＲＯＭの傾斜データを示す波形図。

【図６】第１の実施例における第１のエンベロープ発生
回路１の動作説明のためのタイミング図。

【図７】第１の実施例における入力映像情報と第１及び
第２のエンベロープのタイミング関係を示すタイミング
図。

【図８】本発明の第２の実施例における映像信号のブラ
ンキング処理装置の構成を示すブロック図。

【図９】第２の実施例における第１および第２のエンベ
ロープ発生回路６，７の内部構成を示すブロック図。

【図１０】第２の実施例におけるエンベロープ発生回路
の動作説明のためのタイミング図

【図１１】。第２の実施例における映像信号のブランキ
ング処理装置の動作説明のためのタイミング図。

【図１２】第２の実施例における映像信号のブランキン
グ処理装置の動作説明のためのタイミング図。

【図１３】従来の映像信号のブランキング処理装置にお
けるダビング特性を示す特性図。

【符号の説明】

１，６第１のエンベロープ発生回路２，７第２のエンベロープ発生回路３カウンタ４第１のリミッタ５第２のリミッタ８同期信号発生回路９メモリ１１，２１ＲＯＭ１２，２２反転処理回路１３，１４，１６，１７，２３，２４，２６，２７遅
延メモリ１５，２５，５１マルチプレクサ３１水平カウンタ３２垂直カウンタ４０第１のパルス発生回路４１第２のパルス発生回路４２第３のパルス発生回路４３，４７，４８ＡＮＤゲート４４インバータ４５，４６フリップ・フロップ

Claims

(57)【特許請求の範囲】

【請求項１】映像の水平・垂直位置をカウントするカ
ウンタと、前記カウンタの出力より映像情報の最大値を
規制する第１のエンベロープを発生する第１のエンベロ
ープ発生回路と、前記カウンタの出力より映像情報の最
小値を規制する第２のエンベロープを発生する第２のエ
ンベロープ発生回路と、前記第１のエンベロープと映像
情報とを比較し、前記第１のエンベロープ以上の映像デ
ータを前記第１のエンベロープに置き換える第１のリミ
ッタと、前記第２のエンベロープと前記第１のリミッタ
の出力とを比較し、前記第２のエンベロープ以下の映像
データを前記第２のエンベロープに置き換える第２のリ
ミッタと、を備えた映像信号のブランキング処理装置。
【請求項２】第１及び第２のエンベロープ発生回路
は、映像の水平期間ごとにエンベロープの片方の傾斜デ
ータを発生するＲＯＭと、前記傾斜データの傾斜を反転
した傾斜方向の異なるデータを作成する反転処理回路
と、前記傾斜方向の異なる２つのデータの少なくとも一
方を遅延する遅延メモリと、前記遅延メモリで遅延した
データとを切り換えるマルチプレクサとでなる請求項１
記載の映像信号のブランキング処理装置。
【請求項３】映像の水平及び垂直位置をカウントする
カウンタの出力に対応し同期信号を発生する同期信号発
生回路と、映像情報の供給される位相を可変することが可能なメモ
リと、前記同期信号に対応する第１の映像区間パルス及び傾斜
データの書込開始パルスを発生する第１のパルス発生回
路と、前記映像情報に対応する第２の映像区間パルス及び前記
メモリに供給する映像情報の開始パルスを発生する第２
のパルス発生回路と、前記第１の映像区間パルスと前記第２の映像区間パルス
の論理積の立ち上がり変化点で発生する第１の読出開始
パルスと、立ち下がり変化点で発生する第２の読出開始
パルスとを発生する第３のパルス発生回路と、前記２つのリミッタを通過後の映像情報と前記同期信号
とを切り換えて出力するマルチプレクサとを備え、前記第１及び第２のエンベロープ発生回路は、前記傾斜
方向の異なる２つのデータの各々を前記書込開始パルス
で書き込み、一方のデータを前記第１の読出開始パルス
で読み出す遅延メモリと、もう一方のデータを前記第２
の読出開始パルスで読み出す遅延メモリとでなる請求項
２記載の映像信号のブランキング処理装置。